Chip123 科技應用創新平台

標題: Cadrnce tools 二人畫同樣的schematic為何量測delay之數據會不同? [打印本頁]

作者: 君婷    時間: 2007-10-20 10:31 PM
標題: Cadrnce tools 二人畫同樣的schematic為何量測delay之數據會不同?
我和同學使用cadence tools 畫所設計的全加器的schematic而跑pri-sim時順便測delay並計算每個clock的總平均延遲時間,但發現% c$ `0 t# Z8 ~! L9 ~$ o
到我測出的總平均延遲時間 與同學畫的所量測出來的居然不同!
  c! `0 l1 q( \簡單點的說就是2人明明都畫一樣的電路 但測量每1個clock 的delay時間居然都不同? 電路波形我們有跑hspice看過沒有錯喔!+ }1 S% O0 G/ g  r: i. r
小妹現在想請教一下!
: Z& U. z% F& w2 ~cadence tools畫schematic時 是不是在composer視窗裡所畫的電路圖其連接線畫長畫短  都會影響跑pri-sim時 測量出的delay時間皆不同?????
0 Z: u5 s6 ^8 O+ f. f) ?不是只有畫layout時 才會因個人layout功力,使得跑post-sim時所測出的delay會不同嗎? 畫schematic也需要技巧? 否則影響pri-sim的結果?, H" }' Z5 k# I( x
我不過schematic畫的較隨便 為了趕時間 拉線拉的很難看 ,電路畫的很大 ,而同學是畫的很小,但我們測出的每一個clock的delay時間卻不同8 w1 p7 d" @6 `5 ^3 z; r# ^
請問一下先進們  ,關於畫schematic 隨便畫 與畫的很好看 對於跑pri-sim 測delay時會有差別影響嗎? 畫schematic時不能隨便畫的難看嗎? 不是只要電路接對 跑pri-sim 時 波形正確不就好嗎?  是畫layout時才要講求技巧讓post-sim的波形能很好吧!
, s+ a  o) w8 {1 a" x. D9 m
+ `5 v  ]1 Z& B" U* l* U麻煩大大們能告訴我 cadence tools的使用經驗,因為我們老師時常開會 又找不到他問了!  謝謝^^
作者: shaq    時間: 2007-10-21 12:17 AM
首先,check PMOS % NMOS 的長寬比是否一致?5 B& h6 T' Q4 h% N( f
還有所使用的製程檔是否一致(連 model file 的版號都要一樣)?
  v6 E* P4 v: M  H8 h4 R+ a" F基本上,composer畫的電路圖之連接線並不會影響 delay time,% o: x$ y& K5 v) C8 p5 r9 a
因為 composer 只是將電路圖轉成 spice netlist 檔而已...
作者: m851055    時間: 2007-10-21 07:19 AM
電路圖之連接線並不會影響 delay time,可以檢查spice model是否使用相同的files,再檢查MOS的size是否相同。
作者: Oo海闊天空oO    時間: 2007-10-21 03:50 PM
有可能就是因為畫的很隨便~~
) S- ~( T0 |6 Y. _$ A. a所以長寬比不小心設錯~~
- v. |' d! a+ ^* L小心檢查一下吧
作者: mt7344    時間: 2007-10-22 09:41 AM
CHECK一下 DRC/ERC/LVS/LPE 的結果!!
6 O" k0 X" }) d6 @+ O  t0 e9 T看一下  哪邊的差異比較大!!  應該可以找出問題點在哪裡!!
作者: stu0804    時間: 2007-10-24 01:56 PM
相信在學校上課老師給大家的製程檔案相同, 應該去注意一下你和朋友電路N/PMOS的長寬比
作者: yhchang    時間: 2008-2-2 10:23 PM
標題: 回復 1# 的帖子
感覺 妳們兩個人的電路應該是不一樣的% a6 ^7 Z0 b# z9 ~, Q: }
一定有哪邊設錯( f! j: O; u: Y  x, P  D' z
你可以把兩個人的 Netlist 拿出來
, U" i, j8 h2 E" @- L, C- [9 s用工作站指令 diff去比較& W! o6 g' v6 C* g& p, H2 e6 R; z
$ k: s  e  g- c+ B' Z  s
同上面的大大所說
( q( {% C% @+ {- x2 H; C* D& T你的schematic 不管線 連得多長
) n5 Y& Y& ~/ ]' z; u: L( Z- h; [其實Netlist 出來都是當成 short在一起




歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2