Chip123 科技應用創新平台

標題: 佈局過程中將輸出、入port定義在metal1 第一層金屬層較合適嗎 [打印本頁]
作者: 君婷    時間: 2007-10-25 04:31 PM
標題: 佈局過程中將輸出、入port定義在metal1 第一層金屬層較合適嗎
小妹再畫layout時將schematic中輸出port 建在第2層金屬  以metal2當作輸出port，但學長說最好輸出、入port都以m1第一層來做。
: c" }; l; Q3 v/ N* _所以叫我m2那端再打上contact和m1  ，再將port定義在m1上。
- l  D# b" S3 j2 z- T6 \$ x小妹想請教輸出、入port定義在第幾層金屬是否會有影響差別? 還有是否有合適定義在第幾層金屬 ?  x( C$ E- o: ]8 s  j. Z7 y
麻煩大大們 若有空時 能提供經驗分享 ，在此先謝謝^^
作者: sw5722    時間: 2007-10-25 05:42 PM
如果妳畫的是小block,那應該是為了上層整合時比較方便跨線或接線,
  {: R( u+ ~" x不然以metal來說,越下層的電阻越大,又或者妳有包guard ring,如果用4 z) O5 N- e8 P) h0 o" o
m1的話那勢必將guard ring切開拉線,對guard ring的抗干擾效果會不
2 T: c5 B# d: P/ {1 w! w太好
作者: moneling    時間: 2007-10-25 06:37 PM
嗯~固定在哪個層metal應該不是重點吧~
: X( e. ]' M% _. n/ ?6 Y- k, l因為是出Port是要和別的Block互接啊,所以應該考量block和block的關係才是^^( b4 H# ^. N2 }+ I

- b- U, R6 E2 k  G4 S! S& d4 `如果你的metal在畫的時候有使用類似Digital的畫法==> M1/M3同方向;M2/M4另一個方向
& e4 o2 L7 q  B4 B' z7 }4 n那你的出port位置就要和你畫的metal的方向有關囉~這樣在block接起來的時候才不會打架' g3 X9 `/ u; k- @( ^1 L

7 d3 v& a  T/ c( F; f再來如果還要再做其它的考量,一般我的畫法會是 digital出比較低層的metal ; analog 出比較高層的metal
. w9 K  U& t: o1 `- R5 @# |, G5 S' H. I: o# w! z
結論~port要出哪一層,應該視你的top而定 ^^ 0 y7 C) q' h9 p7 B# i+ g( D" Z" W
    至於小 block 要出哪一層,反正在整大block的時候~妳應該會需要再修改一下的$ U6 V' f& I& H* @4 Y7 q% Z
     ==> 除非你的 floor plan 做的很好囉 ^^
作者: 君婷    時間: 2007-10-25 06:56 PM
謝謝二位的經驗談^^  J2 p3 Q0 e$ G0 u9 |
應該是指說看這電路總共有幾層 ，選擇最合適block整合的該層吧...; Z! Q9 J' t3 d, N. v1 y6 Y
所以選擇在那層的同時也須考慮到是否像sw5722的說法 即是否會對電路造成什麼影響?0 p& C( D9 j" X! c
還有像您類比電路最後1級block的輸出port是擺較高層吧?如果已考量過方便block連接的層，而發現也可以定義在較低層於是以較低層的metal定義為最後1級block   port的輸出 會因此影響很大嗎? 因為sw5722提到越低層的metal 電阻性越高，小妹現在指經考量過後發現最後1級block port定義在較高或較低層都 方便block之間的整合時，那定義在較高或較低層有差嗎?
+ j8 d& j7 R' k) j) f+ U8 L, ]  ~# D0 O3 B
[ 本帖最後由 君婷 於 2007-10-25 07:04 PM 編輯 ]
作者: sw5722    時間: 2007-10-26 11:09 AM
其實各層metal的電阻相差有限,用哪一層其實沒差很多,除非是
# q3 w- }) Y# b/ m) W9 C: e某條線怕干擾,會用top metal做,因為基底(BULK或subtrate)像
8 _3 u! D2 [( r6 G( ~9 s# u* g化糞池,幾乎所有guard ring吸收的雜訊,都會排到基底,怕干擾
+ K0 O  s& R5 R8 c自然離它越遠越好,因為top metal是在最上層.
作者: jauylmz    時間: 2007-12-7 09:52 AM
出Port 的考量點大致上就這幾點
# I. s& J1 u+ E1.與上一層的或其他的Block 相接時，較短路徑的方向和位置
8 ~* m4 R- @- ~. h& \" `3 B! u+ R2.出線方向的Metal layer 選用 2 B/ k9 ], c% G. G& U8 L
   如 H M1/M3/M5
! `9 e. M6 I  W2 S     V M2/M4/M6
3 c, t; t5 s+ h: o5 S3.已知其他對應欲接線 Block 的出pin layer，並調整與之對應.. U; ]% i! E4 g% n6 u! a
4.提高接線時的方便(彈性)，不只出一層Layer. -->For APR常用的技巧! I3 P9 m% J3 s( `0 ?4 T/ Y
5.其他考量如 Noise(選用較高層..)，避開Power Ring用的Layer(不然會拉不出去)
作者: samgu    時間: 2007-12-24 08:14 PM
我認為定在M1是比較理想的，這可以從兩方面來看
4 K( v/ \8 g8 @1.在TOP layout 時出線會比較好出
. Z" n& _9 G7 C2.若以APR來看，若將port出在M2以上的 metal layer
! ], y" L& {7 C5 x7 t/ e4 R* h  則將可能會擋住 M2 以上的 metal routing ，這樣將會撐大 route 的面積



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2