Chip123 科技應用創新平台
標題:
畫schematic應該用已建好的symbol組成，還是電路完全用schematic畫較好?
[打印本頁]
作者:
君婷
時間:
2007-10-28 11:50 PM
標題:
畫schematic應該用已建好的symbol組成，還是電路完全用schematic畫較好?
小妹目前使用composer畫schematic，而目前是畫8bit全加器，同時發現到在畫schematic過程中 可以直接加入 事先建好的1bit全加器的symbol，就利用symbol快速的畫完8bit全加器，於是開啟這schematic來看電路圖時 所看的到只有8個全加器的symbol所組成。不須要特地畫1bit全加器的schematic ，然後再複制7個 ，最後將8個連線 接一接!
( L6 r# u" w; I
-------------------------------------------------------------
A% G* C* f4 Y7 L/ @4 j6 h
而小妹畫schematic時 ，直接叫出8個全加器的symbol相接，結果跑spice時 輸出訊號的波形很亂，所以 以symbol組成的schematic畫法在認知上 那裡有錯 並不是很清楚?
* H9 T2 V7 y- {
" D, g# s/ @1 T7 [
現在小妹主要想問業界的designer交給佈局者的schematic電路圖 ，是否都是完全用schematic組成的?或是都用symbol組成?
% u% q: ]+ A" ?5 s" ^) R7 B
如果交給你的電路圖 裡面全是symbol，則佈局者不就得自行另外 畫成schematic的電路圖?
, l2 ?' Y# M/ Y- J+ |
關於這點 畫schematic 習慣由symbol來組成 還是由schematic來組成 ，請問是看designer個人習慣嗎?
5 m$ Q7 w* h3 o% w; O! |( L
8 R" D! d8 f0 s( C3 [
麻煩大大若有空時 能提供經驗 概況 讓所有初學者能了解 謝謝唷^^
, V5 i6 j" i+ I+ H9 q
畫schematic有2種畫法，一個叫出symbol來畫、一個直接畫schematic (但電路看起來很大)
. S: i) ?$ }' I7 h" x! }5 M4 X2 d
$ V& R5 E8 D* |) f2 `% ~
[
本帖最後由 君婷 於 2007-10-28 11:51 PM 編輯
]
作者:
shaq
時間:
2007-10-29 09:17 AM
2樣都給.
4 S6 K9 Y2 U( A& j7 x- a
最Top level 給 Symbol
+ R! y; k* R I( n% V
但每個symbol內的電路也要給 layout 工程師
作者:
君婷
時間:
2007-10-29 11:22 AM
謝謝shag 大大的回答^^
* f1 b: N, I$ [- _
同時似乎又說明了designer給layout 工程師schematic時 還有指定那一層要畫什麼電路嗎?
; N5 X+ x2 \: {# ?7 [: m
所以會給每一層要你佈局的schematic 而最 TOP Level 只給symbol 另外 所有symbol都也給其schematic 是吧!
3 m* r& c. I& Y
% a6 i# b j" S
如有錯誤 麻煩請糾正 謝謝唷^^
0 n4 y' G5 N+ Z7 e1 s+ a. t
designer交給layout工程師電路時可能還會指定那層要畫什麼電路，於是給你該層的schematic
作者:
m851055
時間:
2007-10-31 08:43 PM
標題:
回復 3# 的帖子
一般schematic與layout 之cell作對應，所以layout會依照circuit中的schematic name作layout cell name。
作者:
kevin410
時間:
2007-10-31 10:16 PM
最好是用hierarchy的方式, 有現成的symbol就用symbol, 一般會把nand, nor, not, xnor gates...等等做成standard cells, 劃schematics時就可以呼叫那些symbol了.
* V! J) R. \1 F: {/ o: i4 T
) R8 t% p7 w: |" }* w+ V- X
這樣的做法會使得電路看起來簡化很多, layout designer 在看圖也較不會吃力.
1 w8 Z$ X$ J) v5 h1 L6 [3 _
* q3 O N5 ]: r# G3 W
至於這樣的做法是不會影響妳的simulation.
作者:
Shouwei
時間:
2007-11-6 03:31 PM
我想前面的大大都已經說明得很清楚了
* A2 s; G' c- y
一般來說到top 都會用symbol了
7 ^0 L4 E6 \1 y) _7 [* k6 ~
不然會畫到瘋，XD
1 p' O3 M* ?! D3 W5 I
, F8 u: p0 u) [. P# D0 Z6 n$ S
至於您所提到的波形很亂不知道是什麼意思
: |1 [$ a6 {: Y$ P; V1 Q
您有利用別套軟體來看波形嗎？
8 Y' j3 R) c4 U5 ^
因為加法器算是蠻多bit數了~
; ]4 `9 F9 d$ v& D T) D" m
用那種可以把x和y變成bus來看的軟體很方便許多(nWave)
! M, Q9 h& _' P4 a7 R
* D- _( |" h9 G' n9 ?
我猜您所說很亂的意思不知是不是狀態有些地方不正確
8 \, U% e. ^4 }" F/ }9 z) T, x0 a
如果是的話，應該是glitch(假性switching)所造成的
; M0 _6 t; m2 g* l' y/ P" f
這只要將mos的size 調過之後就會減少這些現象了
g2 o" F6 S# H( p& q* p
一般來說學長姊都會叫後輩用1:2或是1:3 (nmos:pmos 的width)
9 @7 U% Y. v! H, z2 g6 j6 e
不過實際跑過之後會發現大概是1:2.x 要看製程，小弟只有摸到點18而已~"~
: u3 G# E+ Z& \* p- I T
試著將size最佳化看看吧
& z. M) j# r5 Z' Q, q# h
不過我記得假設是傳專題的話，應該是不用最佳化
2 E7 R# \- K) }+ V, T
因為只是要驗證所提出的架構，比標準式的好而已~(類似)
}4 p+ e- P6 t4 k2 l3 S
( x7 s$ v" ]5 x% C9 n% Y
以上參考看看
作者:
君婷
時間:
2007-11-6 07:48 PM
樓上的大大謝謝你的建議!
+ A+ {8 `8 g& d
小妹我使用的是cadence tools工作站 ，而小妹畫8bit全加器 乃叫1bit的symbol出來畫的，而跑pri-sim時波形很亂 ，應該是電路也許有接錯! 我不知用symbol組成的schematic是否與 整個電路真的就畫很大的8個位元的全加器組成 是否方法有不同?那裡有需要注意?
k: E# K, d) `
因為後來小妹自已是畫了1bit的schematic ，然後再複制7個 自已慢慢的接成8bit ，然後跑pri-sim波形就正確沒問題!
/ B0 Y \6 q2 | I
倒是想請教您^^ 用symbol來組成 與用schematic組成的 電路圖畫法上有需要注意的地方及差異嗎^^ 我是用composer畫的! 謝謝^^
: I Z# }( R5 S1 ]
另外我用tanner tools中的S-EDIT 畫schematic時 其中都叫symbol來組成，其實跑pri-sim都沒問題呢^^
% K5 T1 f( f# }2 B/ S
不知是不是virtuoso叫出symbol來組成 ，在畫法上有要注意的地方呢? = =
6 s+ J& Y2 I3 A
. {$ Y' u" O: |
[
本帖最後由 君婷 於 2007-11-6 07:51 PM 編輯
]
作者:
amanda_2008
時間:
2007-11-6 09:45 PM
標題:
回复
好像没差吧？symbol得连线也是一样连的啊，不过有可能你symbol的电源和地线没连好。
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2