Chip123 科技應用創新平台

標題: 有關於hi V製程 [打印本頁]
作者: SANSUI0304    時間: 2007-11-1 01:31 AM
標題: 有關於hi V製程
各位學長姐好
8 J$ x! H( t/ g- h8 d# t# K9 |9 ]% J& X! l2 v$ D
在最近剛要踏入IC Layout 的工作，但公司屬於高壓製程，所畫的圖百分之八十也是屬於analog，但是我上的課程裡是屬於較基本，製程& E6 i# X# c3 Q8 E1 C" @$ a

0 u! k' ?0 a2 g" @$ x7 o也是0.18，公司屬於0.6。在沒有接觸過的情形下想要先在版上先問問各位學長姐們，有沒有一些我在畫大電壓的的同時我需注意的一些地方，
, K/ _/ R- {! z; t  G  ]+ U' i  U
# X0 q5 X4 V! c  F! Y- N在工作時拖累一個團隊是我最不喜歡的工作態度，所以真的要麻煩各位學長姐了，先給個方向，讓我可以先準備，投入職場時先有個準備  R% ~3 k7 T7 u: g
' y( f' M( B8 }
還有一個就是屬於guard ring的部份，guard ring到底是防止Latch up 還是阻絕Noise　還有板上有沒有人畫過三層guard ring的，可以
( o1 ?) ^3 Y5 j
! ~5 n: Y" P7 o! e% [; R說明一下三層guard ring大概的圖層嗎
& `$ N2 Q' L& J/ U4 c7 F
% e: r2 Z. l& `4 N  d謝謝各位學長姐了
作者: libra3333    時間: 2007-11-1 10:01 AM
我建議先把Design rule看熟，其實裡面就有許多小問題，在提出來詢問會比較有效率
  O) K& R8 n# D- o" E% L$ b+ H" |
% h. M1 l, v. X' d9 Fguard ring 是阻絕Noise　' y: e; W4 z0 m9 I' @- y

6 y/ Z/ T$ c# a7 `; ]一般2層就很多了，3層你可以跟Designer討論，一般Analog部分是要跟Designer互相討論才知道需求在哪
作者: sw5722    時間: 2007-11-1 02:16 PM
關於guard ring,應該是防latch up跟抗雜訊都有,我聽過2個designer說法
% H/ W9 u+ L8 G' ?$ H- y$ @一個的說法是,由於mos在動作時會有一些電子電洞之類的東西,游離出來7 C; x' @8 l' |# T% U
,包guard ring的目的,就是以相反的型態去吸收那些電子電洞,! I3 D- g$ Q1 y  i8 D7 i
一個說法是mos跟guard ring的架構,會形成一些pn介面,變成類似diode或
: I; Z5 N8 Y& \8 J0 Sbjt的元件,不過它的等效電路圖,我不太會畫.# D& U) @$ t+ H! G, k, B
以上是2個designer的說法,如果有誤,還請先進指教.
作者: amanda_2008    時間: 2007-11-1 09:06 PM
这两个作用都有，
  b7 t# O' u7 V$ [! m) z* [8 J$ m那个图我也不知道要用什么话，不过拉扎维的那本analog design 上好像有讲，
/ ~' N" e* a" g) C8 B楼主如果很想知道，可以看看那本书
作者: SANSUI0304    時間: 2007-11-2 12:03 AM
謝謝學長的回應囉，不過我也是在等工作時拿到Design Rule　拿到在來看看自己是否有什麼問題
作者: skeepy    時間: 2007-11-2 10:10 AM
高壓要注意NBL這個LAYER，有ISO_NMOS要特別注意畫法，3 K& @8 i8 S+ K5 n- r' O" b2 d6 @
高壓的NMOS以及低壓NMOS各有不同，06U12V嗎?建議你可
+ h9 ~7 \% g( R/ T" @% [以調你們公司以前出過相同製程的案子來做參考，這樣就不會; i$ p1 D" x9 R% v$ ^- u0 m# L
那麼有疑慮了，DOUBLE GUARDRING就夠了。
& j' @* W1 M2 U# c忘了說，若是非對稱的高壓DEVICE要注意製程偏移問題。
作者: SANSUI0304    時間: 2007-11-3 12:10 AM
HI v製程有沒有可以邊畫邊學的電路，一直有人說畫OP會遇到很多的問題4 j! o' V9 V% U# b. L7 B

/ Y7 e- ?, y' }; r* F$ W- {可以在問題中學習，但是HI V　是不是也是一樣畫畫OP哩，還是有其他的電路
+ F" w  @( z( u1 y  ^
5 i) \6 p" e6 ]' s可以邊做邊學。& }, H& K/ h; B* t/ I
( e; X! B3 `1 g  o
謝謝學長的幫助
作者: m851055    時間: 2007-11-3 07:07 AM
analog circuit不是只有OP喔，廣義而言只要是信號連續時間(非digital)的變化，就算是analog的一種。
( s, ?) Q7 E. H# k, }8 T! [
( h/ O$ x% |8 J3 X4 @5 N' `: J' T至於high voltage是指device(如 Capacitor、Diode、NMOS、PMON.....)為high volage製成，非只是有OP circuit。
作者: ianme    時間: 2007-11-5 07:41 PM
latch up會造成等效於SCR，guard ring這些作用都有，但是是不太一樣的東西，也要製程有提供那麼多層。5 u) I, r, M5 A, L3 ~5 f

' y3 |/ D5 F8 B& @7 lmos動作的時候產生少數電子電洞這算是少數載子也就是漏電流吧?不知道是否高壓的雜訊與普通類比的相同，低頻雜訊我所知道的除了white noise以外，flick noise主要是由於電子在通道表面那邊產生的東西。圈起來主要是怕被其他地方影響到，對於該區域而言其他地方來的不明訊號就是雜訊吧?不過畫多層點至少可以防止電壓去擊穿跑到別地方去。
1 Y; y6 I+ _% i( B, K; B
6 E4 v- {9 S' r. R$ J! L4 U[ 本帖最後由 ianme 於 2007-11-5 07:45 PM 編輯 ]
作者: daviv5    時間: 2008-3-27 03:05 PM
guard ring 通常用來隔絕noise ，但是如果使用在一個mos上做guard ring 又當sub點的話又可達到防止latch up  m& n3 g: s+ \5 E# v" i
要看layout 時運用了，但是用太多又會佔很多面積哦，這是要考量的



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2