Chip123 科技應用創新平台
標題:
latch-up
[打印本頁]
作者:
P96030072
時間:
2007-11-12 11:30 PM
標題:
latch-up
可以請問一下何謂latch-up嗎 聽過很多人的解釋 翻過很多的書籍 但都解釋的太深了 還是不很了解 可以請問各位厲害的大大前輩們
" V) c. p# G( c7 \( B2 J
可以用白話一點的方式解釋一下嗎 感激你們喔
作者:
君婷
時間:
2007-11-13 08:44 AM
你可以看看謝永瑞寫的vlsi概論 這本繁體書的介紹吧@@
6 L$ n( k% {# n' s, a3 s( P2 X
最簡單的一句話就是：探討vdd與vss短路的現象!
2 c7 p5 `9 T' H, [; Z/ i
因為電路裡面因寄生電阻而產生寄生電路，而從寄生電路中可發現若寄生電阻越大將會使得vdd與vss之間的2棵TTL電晶體導通電流越大，於是當非常大時 vdd到vss之間已形同短路，這時就稱為latch-up 。
. p! [' F1 L# T% |
書上有畫它的寄生電路給你看，你看了就懂了!
3 v$ L, ]" g* `/ R+ K8 o
而為了降低此現象發生的可能性，則是想辦法降低其寄生電阻，書上就有提到佈局中用5種以上方法的介紹!
7 n6 M c, c4 t/ y
% d. Y' q" M% w
不過我很好奇的是，不管是什麼現象問題 ，最後不是只要看post-sim波形好不好 就行了?
0 q9 K& v$ O1 ~- \
如果發生latch-up或其它初學者所不知的現象，我想跑post-sim時波形應該就會明顯的有問題才對! 所以畫 layout就是要想辦法把post-sim給跑的好就較不用懷疑會不會還產生什麼現象，只是畫很大電路時 這layout技巧 就是最主要的學問了...
7 @: D+ h; R+ M- p; v, O
以上是小妹個人 看法，如有誤 請幫忙糾正 謝謝><
8 z+ `4 v% U; X. p% w0 H# {8 }
) g# }, c# E0 M- g3 A. s! ~
另外像latch-up現象若發生，但你跑drc、lvs應該就不可能過了阿@@
2 E% x' V; }5 D8 h0 i7 O
, T9 O1 E- T# L3 Q4 q0 ^
[
本帖最後由 君婷 於 2007-11-13 08:47 AM 編輯
]
作者:
P96030072
時間:
2007-11-14 01:25 AM
標題:
latch-up
很感謝你的回答,你說的那本書我有,可能真的太理論了,看不是很懂,還是謝謝妳唷
作者:
sjhor
時間:
2007-11-14 08:28 AM
參考這篇試試看唷!!
9 q" v' B2 i+ U2 S9 k
LatchUp成因以及解決方式
~ m* h/ B& W& p! N
http://www.chip123.com/phpBB/vie ... &extra=page%3D1
作者:
m851055
時間:
2007-11-18 06:19 AM
標題:
回復 2# 的帖子
一般而言latch up與DRC及LVS無直接的關係，DRC只是check 製程的可行性(除了有部分大公司提供已驗證latch up的rules)，LVS是驗證電路用的。
; `# ~; S7 i2 x+ p! ~
$ d/ X0 m& W% O' O ^5 m, S
一般latch up是不小心和出來的，即使是有多年經驗亦不容易察覺。
; l( r1 q- m! K4 o+ o
3 N0 K! e& k4 T9 a
[
本帖最後由 m851055 於 2007-11-18 06:28 AM 編輯
]
作者:
tubaaa3210
時間:
2007-12-14 01:51 PM
latch up如果單以LAYOUT的角度來看的話..
' w) n6 Y1 ?5 L6 [7 K% {
其實要注意的事項就簡單多(我是這樣認為...至少我所接觸過的產品 ANALOG )
: z3 W0 a' j, {! @) ~; H0 T; V& z
大致上..注意是指..BULK上面的CON. 到 MOS OD上的CON.的距離..不要太長
# d5 @' ?( e" n. ^1 H$ W
要在DRC的RULE裡面
7 g* q; S! I* t' [( d' @" ?" g
以TSMC025以下到TSMC015..沒記錯了話應該是15UM
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
