Chip123 科技應用創新平台

標題: 有人會用 laker 裡面功能鍵 N 嗎 ? [打印本頁]
作者: maccsw    時間: 2007-12-27 11:59 AM
標題: 有人會用 laker 裡面功能鍵 N 嗎 ?
有人會用 laker 裡面功能鍵 N 嗎 ?) Q& g- Y  t/ U, S
5 z: g; r( d* B! r4 w8 @
之前小弟可以使用，使用 N 功能 可以把導通的線斷用同一顏色標示好用來 DEBUG 5 [  Z: @2 B- c5 s$ _
但現在小弟換工作站發現 N 功能不像是以前一樣了，他會把所有元件都導通。
) v# T" l5 s2 P. [) x$ h  Q這讓我DEBUG 不好做了
) V0 n& L! ?" K1 W& e/ H4 l! t6 H; [% k
請問各位大大，有人可以交我變成以前那樣嗎 ?
- t& y) |. a9 A! V; H
8 M: T" h! V* V4 [! m4 |感激不盡 !
) ^, j1 A. q  B9 N# m
作者: edengod    時間: 2007-12-27 02:55 PM
查看 tech file 檔是否 contact 寫的有問題
作者: motofatfat    時間: 2007-12-27 03:00 PM
我贊成樓上ㄉ看法+ ^3 A$ V4 S  c  y
可能是每有把元件區分出來
5 m7 n% _4 N4 j7 r7 ?) ]: Z才會將其全部導通
作者: sawfish    時間: 2007-12-29 01:28 PM
這個問題通常會是Tech File的問題，Tech File裡頭設定的，你按下N就會怎麼去標Net，基本是不會把元件全部標出來。
作者: andywu    時間: 2007-12-31 10:41 AM
除了Tech File6 B: O' j8 T# x* i
- h% |3 h2 l7 T1 k1 r" ^/ H
大N和小n功能不同唷$ p" E- D. e. t7 S4 `6 h; T3 f

9 [' Q. z" U( ?' v# ^3 p. X! m5 s
作者: cash    時間: 2007-12-31 01:07 PM
n鍵按完後再按F3的功能鍵可disable某些layer使laker5 q; x- M8 p- X
不會全部trace
作者: cash    時間: 2007-12-31 01:27 PM
1. n鍵的功能是 "Hierarchical net Tracer"
1 ~$ n4 [* P: i% F7 U" ]8 W  M2. F3是 option key =>可針對功能鍵作更詳細的功能選取: G( g! d% |0 @: Q% ^2 _
3. net Tracer的定義是在technology file "Connection Definition" 宣告3 g/ t$ t& [6 H
& ?8 w8 M/ H1 G2 O
執行步驟如下! k9 m( f) ^8 R
n => f3 => disbale M1 <-> POLY via CONT (net Tracer只Tracer到M1,POLY部份就不Tracer)1 y% c$ X9 T! U6 ]$ T7 [
5 ]+ E) y$ t, x. O5 [3 I% K% Q2 T5 ~
希望有所幫助
作者: qpau    時間: 2008-1-1 01:53 PM
有可能是在technology file裡面沒有定義好,
- O; c" j* V0 B比如說poly1和poly2如果沒有區分好,
! M5 {, t, p" X  jlaker在檢查的時候就會把他們當作同一層,
0 m7 e" y1 _0 e1 R' L如果layout裡面有PIP的電容就會短路起來,! J+ H) [% C( a; q- m# I" k0 T
show出來的結果當然就不正確了
作者: maccsw    時間: 2008-1-3 04:49 PM
謝謝各位的解析喔
6 U( e: e* I* O1 [. q* N& O& r0 ^: u! }4 a# N
我會試試看的
$ K+ g9 y; v- z+ s1 }# W
& X9 I1 c, l4 i. B* c6 s( R感激不盡
作者: mjubgt    時間: 2008-3-26 04:57 PM
標題: 回復 1# 的帖子
使用NET TRACE, 發生所有元件都導通應該是沒有設定STOP LAYER  Y( g6 V: w' A$ ?, w7 Q
1. 你可以在 LAKER TF定義connect layer的地方填上STOP layer name6 r- q/ ?4 k) F  W. ?6 E
     STOP layer 必須是完全獨立的 drawing layer , 若是沒有,則需重新定義) r2 }$ D% {& d3 b7 E8 ^9 R! i+ V

( ~# Q# D# _9 [2. 元件應該斷線的地方要補上STOP layer
% m; {! o# Z* f1 W% a; g% F7 y2 z( i. Z$ b, ~5 p3 w- _
3. 會發生使用NET TRACE, 所有元件導通的元件有: 電阻,電容...
4 A( \. e6 y$ G9 L7 r( r
# D4 e; q( k: E7 G0 o4 Y) T, G1 T給你參考囉



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2