標題: 晶心科技正式推出32位元Andes Core微處理器IP及工具鏈 [打印本頁] 作者: jiming 時間: 2007-12-27 05:38 PM 標題: 晶心科技正式推出32位元Andes Core微處理器IP及工具鏈 提供SoC設計業者全方位整合測試的開發方案2 L, M1 B% N5 X4 X: m1 H- T
) A" r" D# q' L+ e0 J
【台灣 新竹】全國首家致力於開發原創性32位元CPU核心智財與系統晶片設計平台 (Processor-based SoC Platforms) 的晶心科技(Andes)，宣佈正式推出建構於一個全新指令集架構(ISA)的32位元微處理器軟核及硬核(Softcore、Hardcore) IP Andes Core™，及配合SoC設計潮流的ESL(Electronic System Level) 開發工具軟體AndeSight™及AndESLive™。 此乃晶心科技微處理器IP及系統開發工具的重要里程碑，使SoC設計業者與軟體開發業者能夠快速自我生成指令精確(Instruction Accurate)虛擬原型，這些虛擬原型可升級、可重覆使用。 此外，晶心Andes Core™的高效能記憶體存取架構，更以多種特殊指令及記憶體介面，大大改善系統軟硬體之間相互運作的諧調關係。 # c) g5 {" H/ p& b' w晶心產品系列中Andes Core™ N12系列的N1213軟核(Softcore)擁有32組廣用暫存器(GPR)，以8級管線(pipeline)及動態分支預測(dynamic branch prediction)為主軸，配合低功耗快取結構及虛擬定址的近鄰記憶體 (Local Memory) 架構，適切的解決在使用傳統嵌入式微處理器時記憶體存取延遲及頻寬不足的窘境。 而具MMU及快取記憶體的CPU硬核(Hardcore)，已經使用UMC 0.13um製程驗證成功，並整合多種實用周邊IP，此CPU硬核之運作時脈最差情形可以達到500MHz，Linux 2.4/2.6亦移植成功，所提供的AHB介面，能方便客戶整合其他IP進行測試及發展。 晶心科技預計在2008年第二季完成以TSMC 90奈米製程設計硬核的Silicon驗證。* P* ] \- A" E! D1 n* D2 L9 r6 j
, S$ z) c2 i- R9 r
晶心Andes Core™ N12系列的AndeScore™ N1213針對現有及可預期未來的大多數軟硬體應用特性，組合最有效率的16-bit/32-bit指令集，在提供充裕功能之餘，大大縮小程式集所需的記憶體空間，進而達到降低成本的效益。 再則Andes Core™獨特創新的Memory快速存讀功能，更近一步以有限的硬體成本，將整體系統總效能(Total System Efficiency)提升至另一最佳化層次。 ( b/ x0 p |& _; L7 i: h) |7 Z8 ~) r0 p' p4 A
本著高度可組態及總體效能的優勢，N1213適用於日趨多功能化的商用及通訊產品市場，包括智慧型手機(Smart Phone)、數位電視(Digital TV)、網路電視(IPTV)、數位電視機上盒(STB)、數位錄放影機(DVD/DVR)、印表機、各種網路閘道裝置、無線網路、WiMax，及區域儲存網路(SAN)等相關應用。 若配合多核心架構的運用，N1213更可進一步滿足需求日增的智慧型終端裝置以及精簡型電腦等市場應用。 # h& _+ D2 I7 t3 F# ~' s: D0 F! u" ], C: u4 \ _
晶心科技(Andes) 的AndeSight™及AndESLive™使硬體工程師和軟體工程師具有一樣的能力去製作和修改他們各自的系統模型，這可以控制NRE(Non Recurring Engineering)成本，可以使軟體工程師在拿到硬體原型之前，即可以進行軟體的開發及最佳化。 基於SoC或ASIC業務的晶片廠商、作業系統或軟體廠商以及系統OEM廠商，都能從AndeSight™及AndESLive™工具獲益，因為它實現了應用軟體和硬體的同步開發，因而縮短了整合時間，此一虛擬平台加速開發進程並驗證用戶的使用體驗，進而大大降低計畫成本及提高產品研發之成功機率。 0 z+ `* {3 r/ P: L/ C3 h u/ D" V- E) x
晶心科技(Andes) 的AndeSight™及AndESLive™可支援Andes自行定義ISA的多組系列32位元CPU核心包括N12及N10等。 在SoC的開發計畫裡，”Time to Market” 是決定整個計畫成本及滿足下游客戶的最重要關鍵。 晶心科技的AndeSight™及AndESLive™是一個讓SoC設計業者能在計畫初期就能順利開始軟體設計、偵錯、最佳化等工作，並對系統架構及功能進行檢驗的極佳好用工具。 ! I0 |4 `3 N& F! O2 S5 a1 C' w/ c . G" w! }, n6 V$ R5 u晶心科技(Andes)VLSI設計部賴吉昌部經理表示，隨著越來越多元化的功能與應用整合至嵌入式系統中，單純追求3P效能(Performance/Price/Power)已不足以滿足整體電子產業對微處理器的需求。 晶心科技秉持全新的全系統解決方案(Total System Solution)設計理念，以嚴整的ESL(Electronic System Level)軟硬體開發系統，搭配富有SOC設計考量的Andes Core™矽智財，能有效的解決客戶在開發設計階段的困難及複雜度，提早強化產品在終端市場的競爭力。# y h% f# J7 ?/ z& t
: l: Q' D+ R: ^& S2 P晶心科技(Andes) 業務部周詳傑部經理亦認為，晶心科技是亞太第一家推出原創性32位元RISC嵌入式微處理器核心矽智財的公司，此次發表全新的Andes Core™及完整的開發工具鏈，開始向企業界推廣Andes解決方案，歡迎IC設計公司或具有SoC設計需求的系統業者、軟體公司連絡洽詢。 晶心科技(Andes)以創新SoC用的嵌入式微處理器為公司的營運目標，將可有效協助客戶縮短SoC開發時程，發展最佳化解決方案，並強化客戶產品量產效率及產品在終端市場的競爭力。 / o* |( M3 I4 `1 n* y) h/ c& V+ x$ y' Q3 @ ! R" ]$ U8 j- O. K# n欲了解更多關於晶心科技AndeScore™ N12系列N1213產品, 請上www.andestech.com作者: chip123 時間: 2008-1-28 12:50 PM 標題: 晶心32位元Andes Core於DTF論壇大放異彩 首度對外展示AndeShape™開發平台系列產品引發眾人熱烈討論 / P; E3 t/ p" S) e; @) S: u, `/ w& R5 g) a* C+ _/ y
【台灣 新竹】全國首家致力於開發原創性32位元CPU核心智財與系統晶片設計平台 (Processor-based SoC Design Platforms) 的晶心科技(Andes)， 於與會五百人的DTF嵌入式系統暨應用技術論壇中大放異彩，由於對外首度展示AndeShape™開發平台系列產品，引發國內IC設計及系統產品業者熱烈詢問與討論。 晶心科技並將於三月二十五日(二) 於新竹煙波飯店舉辦“Andes-Embedded Forum”(晶心嵌入技術研討會)，更深入介紹全方位的產品技術與應用範圍，提供客戶一個完全信服的應用架構與實質價值。 `0 Z6 f/ `% x4 I
6 J- B% n: o, m
晶心科技(Andes)此次為首度於業界研討會公開發表演說，現場幾乎座無虛席。 為延續甫推出32位元微處理器IP Andes Core™的產品議題，晶心科技於論壇中的演說主軸包括嵌入式系統的發展趨勢、晶心於此趨勢中扮演的先驅角色、晶心產品技術精髓，與為SoC客戶所能帶來的有效價值。 而於會場中現場反應同樣熱烈，爭相了解晶心科技現場展示以32位元Andes Core™為架構之AndeShape™開發平台系列產品及配合SoC設計潮流的ESL(Electronic System Level) 開發工具軟體AndeSight™及AndESLive™。 & u& H1 X- p! H3 l. j' }$ d! L2 a6 s s" @/ o/ c
晶心科技(Andes)技技術長兼研發暨技術企劃副總經理蘇泓萌博士表示，晶心科技是亞太唯一推出原創性32位元微處理器軟硬核IP的廠商，目標是提供國內SoC業者快速即時服務與完整系列產品。晶心於現場展示以32位元Andes Core™為架構之AndeShape™系列產品，可幫客戶Shape(塑造) 出“高價值及高研發成功機率”的SoC競爭性產品。) B* V& S: y% u+ Y. p; o9 y, A; d
. O8 Y' F" ]9 V
針對晶心Andes Core™的特色，蘇泓萌博士進一步強調晶心科技擁有16/32 bits mixable instruction set與可組態處理器核心，現行各種核心涵蓋範圍廣泛，其size分佈從40K gates開始到300K gates，而速度分佈則為150MHz~600MHz，再再突顯出晶心科技可提供客戶更多不同層次效能需求的處理器核心選擇。 為充分展現晶心科技嵌入世界的自信與企圖心， 欲了解更多關於晶心科技Andes Core™ 32位元微處理器IP及ESL開發工具軟體AndeSight™及AndESLive™, 有興趣的客戶、有合作意願之廠商，請上www.andestech.com ; k. G7 _) U: ?) e8 S, c' C[attach]2722[/attach][attach]2723[/attach]作者: masonchung 時間: 2008-2-4 10:50 PM
這種原創性32位元CPU核心智財與系統晶片設計平台應該蠻有競爭力的 ' P& a& Y; v. }: p- Z在ESL的開發工具軟體尚未普及之今日,能夠把整個開發工具軟體AndeSight™及AndESLive™設計出來實屬不易 & {% _, f2 X& @對於台灣SOC發展平台的自主開發能力又開創了一個展新的局面. 恭喜了! 作者: jiming 時間: 2008-2-29 12:35 PM
但不知該公司是否真的能開創出 "台灣芯" 的展新局面?! 相對於 "中國芯" 吶!? 7 B8 r- u1 ?7 t( i# n3 ]5 R: V5 t- L9 f' L" y& m; p 聯電旗下晶心跨足SOC領域" H; F3 w: ]# e. I* ^ X o* Q" `
聯合新聞網 - Taiwan - m% c A7 \7 m5 h$ h& A3 | 7 E6 h: B) S) X6 d$ z益華電腦與惠普科技昨（26）日合辦IC設計新創公司群英會，定位為國內IC設計業的星光大道，由櫃買中心副總經理朱竹元、立錡科技研發副總劉景萌、晶心科技總經理林志明和惠普企業系統服務事業群技術規劃處副總經理李家瑞四人演講。 林志明原是智原副總經理暨發言人，晶心 .../ g0 U- J: Z$ c# m6 z: f3 G+ e
9 k+ l3 E$ ]* v4 @2 X8 G: q[ 本帖最後由 jiming 於 2008-2-29 05:17 PM 編輯 ]作者: jacky002 時間: 2008-2-29 05:10 PM
不曉得MTK會不會將目前的ARM CPU Core都換成Andes所開發的CPU Core?$ D* `2 ^9 y; m7 ^6 }" i7 O
到底現在有沒有人開始用其CPU IP Core做產品開發? 3 ^5 ]7 T5 [1 D3 Y9 a6 F& B# B
" V6 ]3 O' ]$ n" o* m7 R; C: L% L
那Faraday用ARM License的FA526/FA626 ... 會放棄繼續License ARM's IP }" K- u, o, a+ b
轉移到Andes的平臺去做Reconfigurable SOC應用平臺?' C( q4 L, j1 U- N! a7 r
. J% G5 \5 B" }5 ]. ?4 ^
嗯 ... 這都是即將會揭曉的謎題.作者: chip123 時間: 2008-3-18 12:17 AM
(from 電子工程專輯 ) + @2 C2 W# u$ p, x3 y; Q$ x* w
7 r4 e, H; p& t/ S
晶心科技將推動業者共同合作進行‘針對WiMax手機的雙核心開發平台計畫' 該SIG已訂定此雙核心分別為晶心科技的Andes Core以及由工研院系統中心開發的PAC DSP。而計畫的主要內容是，希望能將Android平台移植(porting)到Andes Core N12以及PAC DSP上。作者: jiming 時間: 2008-4-24 12:58 AM 標題: Andes Core N10顛覆傳統MCU 提供大型嵌入式系統記憶體極佳存取效能 【新竹訊】晶心科技日前舉辦嵌入式技術論壇，發表N10系列嵌入式核心產品（Andes Core），顛覆傳統MCU設計，在嬌小的40K邏輯閘中嶄現200MHz時脈及240DMIPS工作效能，在SoC科技中可扮演從精簡嵌入式控制器至完整功能應用處理器角色。 ' X/ B: o, n1 f+ p4 U2 ?0 L! n* [% a1 C, D$ a+ n7 M1 k
晶心是亞洲第一家原創性32位元微處理器核心智財與系統晶片設計平台，N10系列以精簡的5級管線（pipeline）及靜態分支預測為主軸。以0.13微米製程製造時，操作時脈可達250~333MHz的核心，提供低成本、低功耗系統應用及高效能解決方案，搭配專為MCU應用改良的近鄰記憶體、簡化的快取記憶體與匯流排，保持傳統MCU應用整合方便性，另提供大型嵌入式系統才有的記憶體存取效能。 3 H! d; ^3 C7 D: `' Q 9 s* a8 X! H8 s, bN10系列涵蓋中階及經濟型領域，綿密的可組態處理器IP系列，維持指令集相容性與開發工具相容性，提供廣泛產品規劃及嚴謹、成熟的嵌入式微處理器核心選擇庫。N10採用最精簡的配置，可以應用在MCU、儲存裝置、一般用途微控器、工業用途微控器、基本輸出入用途微控器及消費性電子單晶片核心等應用，特色包括降低現有成本、提升系統效能、滿足多面整合應用軟體、大幅降低全系統功耗，同時結合完整專業軟硬體開發系統，縮短產品開發時程。 + c1 T! r' {0 i, A6 Y* g; J3 Q( ?" W+ |7 A5 u
晶心科技VLSI設計部經理賴吉昌表示，嵌入式32-bit CPU應用最廣泛的等級為5階管線CPU，N10系列是晶心推出符合主流、可支援多種應用的32bit CPU。從需要OS的較複雜系統到輕薄短小的微處理器，都可依客戶需求改變組態，達到最佳的效能成本比。 / V4 i {1 N& B+ \ 7 g/ N# d- t* S0 {晶心科技智財服務部經理李明豪(左)、VLSI設計部經理賴吉昌，在論壇展示N10系列嵌入式核心系統 8 R8 i& _# Z( d [; C. ?' i) F" P5 K作者: masonchung 時間: 2008-4-24 01:09 AM
哇 國產雙核心 通訊SOC ,真是一整個猛 5 g+ r0 a* W6 w* w# E
雙核心分別為晶心科技的Andes Core以及由工研院系統中心開發的PAC DSP!! , |/ v0 _/ g7 Y2 P2 H$ `$ ]' H1 Q3 ~5 L9 C/ O
這有點像 TI 的 OMAP 處理器 : ARM9 +DSP ) u: E5 I% x% u) {& i! P ( o# o8 g+ `, R# I! ], A& W1 g下一代開放式多媒體應用平台(OMAP)綜述 1 c3 ?- F( Y5 j; x a& h! _' Ehttp://www.eettaiwan.com/ART_8800309801_622964_1fc6bef5.HTM2 i; P" T2 n; R. |/ Z
9 o! z: M, e$ Q& M8 b+ n% r
[ 本帖最後由 masonchung 於 2008-4-24 01:11 AM 編輯 ]作者: masonchung 時間: 2008-4-24 01:13 AM 標題: 下一代開放式多媒體應用平台(OMAP)綜述 本文概要介紹了開放式多媒體應用平台(OMAP)的軟、硬體結構，討論了OMAP的一些重要的結構特性、功能，並針對如何滿足目前和今後用戶對PDA、手機、數位相機、相機、MP3/AAC播放器等多媒體應用的需求提出了方案，同時還討論了在OMAP中整合所有這些應用的可能性，最後對三種流行多媒體處理器OMAP、Xscale和DragonBall進行了比較，指出了三者的差異和獨特性。 ( X' n6 G/ ?6 j( c* h- [* q; r' E# Z, K# l, e
9 q( t* w! T2 D# M將多媒體應用整合在一個元件中，因而支援高速有線和無線通訊應用這一趨勢已越來越明顯。最新的2.5G和3G手機就是一個很好的例子，它們整合了MP3音訊和MPEG4視訊等多媒體功能。手機對多媒體應用的要求主要是由3G網路帶動的，該網路可以提供遠高於現有網路的頻寬，因而使傳輸視訊流成為可能，同時也為展開其他多媒體業務提供了機會。通常情況下，這類多媒體內容豐富的應用都需要一個微控制器來執行作業系統(OS)，管理人機介面(MMI)並執行其他一些常規任務。此外，還需要一個數位訊號處理器(DSP)來完成繁重的數學處理任務，例如語音編碼、視訊解碼、音訊解碼等。因此，在大多數基於多媒體的應用中都應將這些任務分散到不同的處理器中去。 - ?6 s: v. Z: A3 ] d) c1 i7 |1 V: m$ _ ; F' k: u9 A: @1 c8 A+ d' V. t1 t然而，有些半導體設計商更願意採用單處理器方案來處理這類複雜的多媒體問題。他們的方案是在一個帶內建加速器和再使用器的RSIC處理器上執行這些多媒體應用。這種處理器確實可以完成這類功能，但這並非解決多媒體問題的最佳方法。如果數據處理和訊號處理合二為一，那麼想要對數據和訊號採用不同的數學精密度或者採用不同的工具來處理就會變得很不方便。晶片也會因為要完成很多它並不擅長的功能而不得不消耗很高電能。而且，單晶片方案為將來的擴展留下的空間也很小。當元件中同時執行多項任務時，對時間要求嚴格的多媒體處理任務會被賦予最高的優先級。這樣，要在多媒體處理和響應MMI輸入這兩項任務之間切換時，就可能存在問題。因為單處理器方案必須將目前工作環境保存下來才能安排執行MMI任務，同時它還必須保證不錯過任何對即時性的要求，因此，作業系統將疲於應付多媒體應用不斷成長的需求，結果導致對MMI的響應速度變慢。 3 ]% J0 y+ k, P8 y
3 ^. l) r7 Z- n1 t( }6 F! K
# ]" |7 a& N) v6 `7 b$ @- N
開放式多媒體應用平台(OMAP)處理器內含一個增強型ARM處理器(ARM925)和TI公司最新研製出的低功耗定點DSP(TMS320C55x)。設計這一雙核心元件的目的就是為了有效處理多媒體應用和MMI應用。在這兩個核心中，ARM925用於執行作業系統(OS)，而DSP用於處理所有多媒體應用。將兩個核心放在一個289接腳的晶片中，這樣不但節約電路板空間，而且可以降低功耗和成本。除了這兩個功能強大的核心外，OMAP元件中還備有各種各樣的片上週邊設備，使用戶能夠以一種幾乎無縫的方式與USB、UART、藍芽元件以及GSM模組等通用元件介面。下面分別討論OMAP元件的具體細節。 * l# ^; U1 B; x ' J5 B3 _, ^6 t2 n% U e) d[attach]3688[/attach] + \7 t5 }" J/ s7 ^1 _OMAP硬體結構概述 , C& T/ l" {2 k0 S c. @/ @' M9 B
( K/ \/ X4 ]% R. m6 K0 V, E% JOMAP平台由一個微處理器子系統(ARM)，一個DSP子系統，一個記憶體介面流量控制器、一些專用的多媒體應用週邊設備(MWA)和一個多工介面構成。OMAP中每個核心的最高執行速度都可達到150MHz，並且都可以隨作業頻率的降低而作出相應改動以節約功耗。ARM既支援32位元也支援16位元(Thumb模式)指令集。C55x DSP內有5組數據匯流排，在一個周期內允許三次讀取作業和兩次寫入作業。C55x最獨特的一點就是它具備雙MAC結構，並且其內部具有一個硬體圖形加速器。綜上所述，C55x DSP是一款高度複雜但功能強大的，專為基於多媒體的即時應用而設計低功耗元件。 & B$ A/ j1 Y8 j! X' {' P/ p H
U2 A: {; V7 ?+ B5 F# n
7 @; U; g- ~- D/ I* y* [- z流量控制器(TC)用於控制對外部記憶體的存取，其最高工作頻率為75MHz。TC提供三個介面，它們分別叫做外部記憶體快速介面(EMIFF)，外部記憶體慢介面(EMIFS)和內部記憶體介面(IMIF)。其中，EMIFF可與SDRAM連接，而EMIFS只能與快閃記憶體和速度稍慢的ROM連接。OMAP內還有192K的內部記憶體，由ARM和DSP共享。但只有ARM才能配置DSP中的MMU(記憶體映射單元)，因而決定DSP應以怎樣的方式存取這些資源。TC可以看作儲存資源的守衛，由它內部的仲裁器來決定哪個核有權利存取這些資源，以及是否可以讓兩個核同時存取這些資源。 8 F4 f, Z _' k8 d/ a3 y6 X6 p
5 Q' F8 D$ v% v ]+ E2 e' U: s
+ T" H5 O. k* E( ?為了加速數據存取速度以及執行外部記憶體內的代碼，C55x DSP中加入了數據和程式緩衝記憶體。ARM中有一個16KB的程式緩衝記憶體和一個8KB的數據緩衝記憶體。而DSP中只有一個24KB的程式緩衝記憶體。在OMAP中央有一個高性能的9通道系統直接記憶體存取器(DMA)。這個9通道DMA允許在不同的埠間傳送數據，而無需ARM干涉。DMA可作業的埠包括EMIFF、EMIFS、IMIF和周邊元件。在這個9通道DMA的頂端，有一個LCD控制器的專用DMA通道，它可以將數據從IMIF或EMIFF傳送到LCD埠。 ) D6 G6 d e E8 B: ?. u4 g # x4 H& @: V6 I8 ` + J( c. a# k% o c) K qOMAP元件中有品種豐富的片上週邊設備，這些週邊設備可分為DSP專用週邊設備、DSP公共週邊設備、MPU/DSP共享週邊設備、MPU公共週邊設備和MPU專用週邊設備，其中有些週邊設備只能用於DSP或ARM，其他的則可由二者共享。有了這些週邊設備，OMAP元件就可以和各種各樣的儲存媒介介面，例如多媒體卡、SD卡、SONY記憶卡以及各種符合串列介面標準的記憶體。此外，OMAP還能作為一個USB1.10主控器，因而基於OMAP的元件就可以直接利用印表機列印相片，而無需接一台PC機。 ; E- X0 E1 Q1 F
% c) X9 `! V% |/ j9 p, o) B. ^' K' q. H/ F7 H: w
OMAP中的兩個核心透過幾組週邊設備匯流排存取周邊元件。注意，每一個核心都有專用的週邊設備匯流排，這些匯流排又與其他匯流排連接，以實現元件內完全互聯。核心對週邊設備的存取就是這樣控制的。例如，MPU橋和DSP專用週邊設備間就沒有週邊設備匯流排連接。有一個週邊設備很值得注意，這就是共享週邊設備組中的郵箱週邊設備。這些郵箱既可以透過MPU存取，也可以透過DSP存取。這種基本用法的目的是為了方便在處理器內進行通訊。每個核心都有專用郵箱，這些郵箱可以用來給另一個核心發送消息，也可以用來產生中斷。 & N/ k5 P# R* ]5 [0 J9 |# R ! t1 |0 r6 @ A3 |5 n- w/ `[attach]3689[/attach]) I0 E/ _# S3 j' Q" h/ K$ E
OMAP軟體概述 8 M/ ]& r3 D/ n4 K/ d
9 I) w& h3 R0 G' q( f3 y5 w9 @* d2 n/ R P: H% y# P' j0 U& v& s, {
儘管OMAP是一個雙核心元件，但基於ARM的用戶並不需要知道元件中還有DSP。他們可能希望開發環境仍與單核心處理器時的開發環境相同。應用軟體開發商也會希望在一個特定的商作為業系統下開發其應用軟體。換句話說，他們希望將DSP完全抽離出來。於是，為了使元件中DSP的存在變得透明，TI導入了DSP橋和多媒體引擎(多媒體網路閘道)的概念。DSP橋為ARM和DSP設立鏈接，可將其看作同時存在於兩個核心中的軟體層。這�不詳細討論DSP橋的具體細節，但應該知道，DSP橋主要用來向ARM上執行的多媒體引擎導出一組API，以便其存取DSP資源。而多媒體引擎則向應用軟體導出一組標準API，這些API正是應用軟體開發商所熟悉的。 - P$ i: k* q2 W" d @8 n- x& g, o+ q4 y5 s
- f+ j# e4 p: v8 q- C" }
在DSP端，DSP橋用於管理DSP資源和數據流，並向DSP算法提供介面。DSP上執行的算法可以是自行編制的，也可以是由專業算法設計商大量提供的現成算法。在大多數多媒體元件中，系統複雜度日益增大，開發日程也日漸緊縮，因此開發商更傾向於購買第三方軟體設計商提供的算法，而不願倉促地自己編寫。 " s* Z4 t1 b# {& q8 {. m' ` 2 B6 M- s7 Y' Z. b, i% V2 C* q0 R. N7 b' u; P
對系統開發商而言，將購買的算法與自編算法整合在一起是一項非常艱巨的任務。不同的算法開發商都會有他們自己獨特的編寫算法的方式。這其中還包括對I/O介面和記憶體的不同用法。因此，在系統開發中，時間更多地被耗費在將不同廠商開發的算法整合起來，並力求使其合作順利，不出差錯。如果管理者決定為了增加產品功能而購買更多的算法，那麼情況會更糟。為了克服這一致命弱點，TI首先發起並開始領導一項算法標準定義工作，以管理DSP算法的編寫方式，並力圖使DSP算法具備類似‘即插即用’的特性。這就是eXpress DSP算法介面標準(eXpress DSP Algorithm Interface Standard)，簡稱為xDAIS[2]。 $ C9 Z0 E7 H: k. G6 Y3 Z5 q' ^: p4 `/ |( I6 e0 }1 B! X! U) f
& W5 P" u% c- I6 Q& X
XDAIS相容的算法將按照一系列的規則設計，以便能夠在系統中實現無縫整合。欲了解更多更深入的xDAIS情況請參看http://dspvillage.ti.com上的白皮書。下面回到我們的討論主題，DSP端的DSP橋為xDAIS相容的DSP算法提供一個介面，我們稱其為節點。圖1中詳細描繪了OMAP的軟體結構。 + q+ ^! l( r D1 A
4 @: a0 O9 v" [3 {5 A p/ r- J6 k2 I, K1 w3 h- l# Y2 q! L
DSP橋內的資源管理器(RM)上存有一個資料庫，庫中存放了DSP上所有節點的資訊。當某個應用中涉及多媒體處理任務時，RM會在DSP上為其製作一個節點，然後向ARM申請記憶體。一旦主機得知該節點的存在及其提出的記憶體要求，ARM就會針對這個多媒體任務初始化該節點。接著，RM開始執行應用，於是DSP中的節點就開始執行多媒體任務。沒有數據時DSP是不會開始進行處理的，對DSP橋而言也是如此。當ARM決定停止該任務時，它會發送一個指令以釋放DSP上的任務節點，然後DSP就將釋放該節點佔用的所有記憶體資源。這就為執行其他任務留出了空間，同時也方便了動態圖像加載類系統的實現。 ' O {) L: y, D+ S' z- u2 S* X2 a
* r) ^" K/ _: m : c% x6 {+ f0 n0 y, Z在開始執行一項多媒體任務時，應用軟體開發商只需完成一個他們很熟悉的函數調用，例如PlayMp3(song.mp3)，系統就會播放MP3歌曲。其他的一切都由多媒體網路閘道和DSP橋處理。OMAP中採用了一種三步型軟體模型，即製作、執行和刪除。有關網路閘道的三步型軟體模型的概要可參看圖2。 $ f1 A( F& X! u $ ~2 N" y6 W0 E* s8 p7 l) K! V2 }) [: ]: M
OMAP的結構將軟體開發商分為三種：應用軟體開發商、DSP算法開發商和多媒體引擎‘中介軟體’開發商。應用軟體開發商著力於設計和實現傳統的作業系統應用，而DSP算法開發商則設計和實現xDAIS相容的訊號處理演算法並完成即時DSP處理任務。最後，‘中介軟體’開發商則致力於將各種DSP算法整合在主系統╱DSP系統，並使它們成為應用軟體設計商的可用材料。 " ~$ M0 r' v- i5 G$ y+ ^7 r" p: f
9 Q5 H6 s+ A, B0 Q" v& }處理器的功能是由支援它的工具箱決定的。OMAP具備完善的DSP工具箱(包括編譯器、匯編器、鏈接器、加載器、具有高級圖形顯示和探測特性的除錯器、晶片支援庫和DSP/OS)、庫、DSP算法標準和第三方軟體網路的支援。同時，OMAP還解除了軟體開發和管理，以及利用平行除錯管理器(PDM)對應用軟體和DSP軟體進行除錯這三者之間的相互依賴性。 5 Q% c/ I! Y+ B& F' a$ H2 ^0 S2 Y: q& c/ c- [8 T, T
! g ~' [6 c; c' g! U2 {3 b2 l( b從傳統的硬體和軟體設計看來，在現有的處理器基礎上建構一個新的設計通常比重新去設計一個處理器更具吸引力。我們前面講到的這些元件都是在已經成功應用的處理器基礎上建構的，也就是基於ARM的元件和DSP。OMAP為將傳統的基於DSP的產品整合在嵌入式系統中提供了新的思維。C55x處理器的高MIPS、低成本和低功耗已經使其成為一款成功的並獲得廣泛應用的DSP晶片。將它與ARM925整合後又構成了一個綜合了RISC和DSP優點的開發平台，因而能夠非常有效地處理數據和訊號。 6 B( V. R( f* a4 B3 E8 U4 t1 k
1 g% I% u6 [8 f
, P' x7 Q T& T E( E$ I& `" s
這三款多媒體處理器所附帶的週邊設備控制器總的來說基本類似，這主要是因為他們所採用的基於ARM的RISC處理器所提供的支援特性基本相同。但不同的是，OMAP中的C55x處理器還能提供對McBSP、DMA控制器、中斷處理器、定時器等週邊設備的獨特的支援，因而OMAP能夠支援更多的I/O元件，在今後的應用中擴展空間也更大。 $ \8 p& p6 [5 \; _, |9 b; E
8 H. c8 c+ d1 Z$ T
/ {3 h1 X u( hOMAP的應用前景 , S& m" a3 s0 e+ E2 a) Y * w- g0 z% Q+ ?1 j. s' f 3 A: U. u9 j# Q* qOMAP可以用來開發和擴展手機的功能，使其包含多媒體應用功能，然而OMAP的功能決不僅限於開發手機，許多用傳統的處理器無法實現的應用都可以用OMAP來實現。OMAP的推出，使許多激動人心的應用開始浮出檯面，有待人們開發。圖4中列出了一些可以用OMAP實現的應用。這些應用不但要求強大的處理能力，同時也要求低功耗，而OMAP獨特的硬體和軟體結構恰好能夠滿足這些要求。不僅如此，OMAP的獨特性還使得這種開發具有更大的潛力。 ( \0 h/ N$ f: ? [- y$ k# Y" Z( m# Q2 T
7 D7 w8 }) {' M0 J3 E4 E[1] Texas Instruments, "OMAP Data Manual", Literature + D" b/ s2 \/ Q$ h) d! E0 \ u
! J5 f7 S1 K }. w! l+ j, l9 _
Number SPRS197, June 2002 2 E a) J& \' ^( ~2 b5 Y/ b, R0 Y1 i6 v# E# E6 W
# G1 c5 U1 X* y4 ~# a5 G
[2] Texas Instruments, "The TMS320 DSP Algorithm Standard" 5 s _6 p5 u3 A& }+ `2 h7 ^
& S7 o$ [$ M) K K; m* `1 ~5 M/ ELiterature Number SPRA 581, Nov 2000 8 H8 _7 Q$ V: t- c- f) }5 | - {9 z! P f+ E, c. x# [& m- f- x3 {: D/ x
致謝: 作者要感謝Kwee-Song Lim先生(德州儀器新加坡市場主任)，是他鼓勵和建議作者完成本文。 - r% F' D5 g, k! [ / z+ T+ R6 } i( h, j3 x) w. W# q9 u) K* L- b, P
作者：Francis Kua 4 l$ V% f7 z9 {/ W/ [$ [
A+ E6 `! r h
. ^; r/ v7 O8 c: H6 W2 }
FAE 5 \) ^1 y. r, @: o7 H
( m9 P, i+ E* ~, {6 Q" N
: y1 z1 O7 w8 j) R' GMeng-Tong Wong % [% I, Q1 ]: f' V: d* A) x( r( n, b+ I W; t" v/ E
1 {- ~$ A- I; h" t7 ~5 v
FAE經理 ; r- i8 n9 M. T( z- }) t+ y' `: ]8 M6 h' ~6 M. K
- W: x8 P# O+ t( o0 O/ Q. {德州儀器新加坡分公司 : k/ L9 C# f1 o3 N
5 g+ r0 a* W6 w* w# E