Chip123 科技應用創新平台
標題:
一個hspice模擬的問題
[打印本頁]
作者:
jeffyoung
時間:
2008-1-6 12:57 AM
標題:
一個hspice模擬的問題
小弟 最近再用hspice模擬一個一級d flip flop(是用nand寫成的)
& i' y! Q, ]8 V) m# Q. s8 A7 x
可是在模擬時都一直出現 **error**: internal timestep too small in transient analysis
" P& g& E1 E# R; j
1 Q! O* x. P1 }) b
不知道是不是我給的訊號有問題:
], B1 \/ J% j ^+ }# {3 n2 h0 j
.op
) `1 f; g0 |! X) Y
.probe v(data) v(clk) v(q) v(qb)
0 M/ m+ b/ K9 g9 y/ T
.tran 0.1n 50n
5 z+ L- P9 k- ~+ p! u0 n! l* d
; R4 ^1 f2 {/ k K, N2 q
2 L) m m7 D) I& S- t7 F
Vdd VDD! 0 dc 3.3
3 Q+ h$ m" f7 c0 s& c
Vss VSS! 0 dc 0
0 z: a" X2 [: b k3 L. t( i9 Y9 S
& o q& P) V' q
vclk clk gnd pulse 0 3.3 0.1n 0.1n 0.1n 2.4n 15n
2 M+ n. E4 L4 n D! L3 j6 Z* i
vin data gnd pulse 0 3.3 0n 1n 1n 9n 20n
6 v" r" j1 }/ M& N4 `6 F
7 U( J' D! Q9 |) K8 `) c" w. X
7 x; M/ I8 x1 k- @( T6 r
請各位前輩指導一下小弟!!
作者:
mywu
時間:
2008-1-6 11:58 AM
這可能是你這個case,hspic內部無法計算出來而導致無法收斂而無法做轉態分析,可以將.tran 0.1n 改為比較大的值如.tran 1n
作者:
m9507314
時間:
2008-1-7 12:20 AM
D flipflop 會出現 internal timestep too small in transient analysis:o
% R$ C5 p# y) f0 T& u: G9 u
除了樓上大大講的要檢查外
4 l7 k1 Q0 e& Y4 \* L) D& |
檢查你的電源.global vdd gnd
8 ^* `0 @3 U9 I; ?4 B
我覺得你vdd 跟gnd的node好像很不一致
+ T4 A& j+ w! d
這也可能會導致小電路出現internal timestep too small in transient analysis
作者:
vjc5
時間:
2008-1-7 09:34 AM
我認為是初始值的問題.
" B2 L7 a- C$ a. o q( N
數位電路做模擬時, 常常會忽略
e- E2 |/ m: O, l3 l# p
參考囉
作者:
jeffyoung
時間:
2008-1-7 11:18 PM
小弟 我把時間改成 .tran 50p 100n 就ok了
% K. o {" u- u# d0 b
2 d* H ~, X R- Q) e
看來是我的時間設定的問題
" R7 U; a9 K: G0 T6 b
# E9 O- ?1 f. F- n' H, B
謝謝各位大大的意見!
作者:
zmhung
時間:
2008-1-8 10:37 PM
雖然你已經解決了 不過我還視覺的VJC5的論點是比較通用的.希望你試試看^^
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2