Chip123 科技應用創新平台

標題: 三階DT sigma-delta積分器輸出波形飽和的原因? [打印本頁]
作者: wlyi0928    時間: 2008-1-10 02:43 PM
標題: 三階DT sigma-delta積分器輸出波形飽和的原因?
各位先進大家午安:- E+ e% i  O8 }" \, e6 O& r

2 l; P" O9 }7 Z4 w0 g3 k; Z目前小的正在做一個三階Switched-Capacitor Single-Bit Sigma-Delta Modulator.9 L, P' E% B! \! ?6 ]
應用於音頻, 輸入訊號頻寬=20 kHz, 用的是CIFB架構.# |$ D) E& R% x0 T8 l
很不幸的, 其中第二階及第三階輸出波形皆已經飽和, 量化器輸出的數位值當然不對.
9 J! f0 I! [4 i( V7 X能否請各位先進指點任何有可能發生問題的地方呢...任何地方都好...拜託拜託...7 y8 v8 U& e6 Q- K! b! v2 ]) S' a" Y
" h) [7 w7 L. k4 }9 Y! _
感激不盡!!
作者: baoer    時間: 2008-1-15 04:44 PM
我之前也問過中正大學的李順裕老師，老師說，' H" b  c+ K7 m2 w0 r) q
你可能一開始模擬沒overdrive voltage考慮進去，
8 Q' D1 n$ e8 e5 a那你可以試著去調小積分器前面的系數，但提是6 X9 e8 V: {* V- c7 U
改變系數要依舊符合你的要求！
作者: chip123    時間: 2008-1-17 12:55 PM
標題: 讓好問題得到好答案！
還有沒有更好的答案？看來可能是重賞金額還不夠?! 所以，雖然有這麼多人看過...
! g7 {4 e5 C% ^* N% b$ ^! Z' a& K2 w
因此，特別加碼10元RDB！懸賞者 加10元RDB 以資鼓勵：讓好問題得到好答案！:o
作者: chungming    時間: 2008-2-26 08:40 AM
系統方面要注意是否穩定，有用MATLAB先跑過穩定度嗎?1 U5 [' `7 `2 L9 J. _& S, W8 Y
積分器的參數是不是太大，這和樓上的大大說的是同樣意思。1 O4 z$ A' f7 p: @1 h) q/ R
電路方面有可能是積分器的commom mode input不夠寬也會造成。1 X+ C2 u9 ]; Q: `; h* D2 c, R- G# A
& o* a$ S+ R" ]+ H/ c( u5 I. q: z' H$ J
參考這篇paper:
% j# h9 m+ ~/ ]$ ~6 UA 1-V 140uW 88-dB Audio Sigma-Delta Modulator in 90-nm CMOS! T2 N7 v$ z8 y7 d% j
% ?9 N! J+ p0 ^
Libin Yao; Steyaert, M.S.J.; Sansen, W.;. H  r* n" I; ^! J
Solid-State Circuits, IEEE Journal of
2 x6 E/ P6 J7 O( p' A7 GVolume 39,  Issue 11,  Nov. 2004 Page(s):1809 - 1818
作者: liangshangquan    時間: 2008-4-11 04:32 PM
可以先嘗試用較小的輸入來仿真看是否是積分器超過了op輸出擺幅的原因
% B3 o6 U, o! T: t! E也可以在matlab�來模擬各級輸出範圍的大小( K: i" i6 ~- c+ S4 B7 E+ [
如果過大超出了op設計的極限 需要考慮增加增益衰減因子修改係數0 X% B0 Q# J1 R' R8 x$ G- V
或者在電路中修改結構和bias來調整輸出擺幅
作者: kuohsi    時間: 2009-3-31 09:38 AM
1. 係數不對，要用MATLAB跑出係數
8 ~- @1 S$ F$ J- n2 ]2. 輸入信號Vin > 參考電壓Vref) s6 y; f( Z, F( l3 \; v! Z
3. 積分器極性接反
作者: glavine    時間: 2009-3-31 01:26 PM
係數可能出問題吧∼∼∼
' ~& a; m( @8 ]! X, gAHDL先跑看看阿  用理想的比較器 op dac先跑出來
) q% k4 `/ D1 @2 w在一個一個換成真實的比較好找bug吧
) e3 F; [5 d0 ^; l8 I$ Q4 h
0 a8 l& r6 l# X5 y3 A. o% n* J( p5 O也有可能是接成正迴授＝ ＝" M1 Y: N+ d7 ^: H' J; y- C% P
這常常遇到
7 M! t- y  d" p) ^6 VCIFB的dac也要注意極性 也不能接成正迴授
作者: qw101    時間: 2009-4-9 04:43 PM
請問ㄧ下，輸入信號Vin(p-p)跟參考電壓(Vref+-Vref-)的關係為何(有倍數關係嗎)，還有如何判斷極性正確，亦即輸入接到積分器，積分器接到比較器，比較器準位再回到積分器(簡單結構，複雜的結構也可以討論)，and如何在時域就大概可以判斷數值是ok的，然後再去做FFT。
作者: 小緯仔    時間: 2009-4-10 01:27 PM
你可能要先用matlab去做系統上的模擬
  C6 b5 E5 F5 T看看是否穩定，係數我覺得是造成你飽和的原因
作者: bigben    時間: 2009-4-15 12:58 PM
调制器的系数的问题吧？
* T# {" o7 ~. q" H: G: x* Z各级采样电容可以降低看看！！！！！！！！！！



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2