Chip123 科技應用創新平台
標題:
IC上客戶板子Fail的問題
[打印本頁]
作者:
yhchang
時間:
2008-1-18 01:44 AM
標題:
IC上客戶板子Fail的問題
工作兩年常常遇到 公司的研發高階主管飛國外 解客戶的Bug
' F( x7 U+ B2 @0 w9 g( @9 p
原因往往是自己家的IC 在產線上做高低溫還有封裝測試都是PASS 但是往往一上客戶板子就出包
7 [5 r/ X4 _1 ]8 |& b; f: n
: T! E s' e \# y8 r* K
我自己是覺得可能有以下幾個可能
8 |7 F5 }& W" |7 c
1. IO的 Eye diagram不夠大 或者是板子傳輸線上有阻抗匹配的問題
) K/ Q& ~% w- i" [$ d1 f& m
2. Board Level的 ESD或 EOS Fail
/ K' A0 Q" g) f: X, N
3. 板子上的Chip間 EMI的互相干擾
! o6 B4 a- ]6 ]7 Z% ^
! n! V, z" ~+ ]3 R+ I
我的疑問是
; m+ t: N( C- y! C
1. 除了以上幾個情況外 還有什麼情況也會發生 在客戶的Field(板子)會Fail?
) c# N B* b& S5 h/ i$ h. a
2. 如果IO 的 Eye diagram不夠大, 有哪些有效的方法可以提高 Eye呢?
+ B; o- S; r$ l1 j8 l5 U- n
3. 有沒有什麼方法可以事先驗證或模擬 客戶的環境 讓我的IC上到客戶的板子也不會有問題?
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2