Chip123 科技應用創新平台

標題: Sigma-Delta ADC 架構 [打印本頁]
作者: kuohsi    時間: 2009-4-29 01:27 PM
標題: Sigma-Delta ADC 架構
大家好，
: J. ~8 \/ b* g1 ]  c# J5 P  e如果要使用于低頻輸入的Sigma-Delta ADC，& S0 \) A) `/ v5 Y4 ^
我使用架構是single loop，
/ T/ E# l1 @' B/ ~但是分為: p: s7 e- i) J: q
CIFB(cascaded integrators with feedback)、; J& Q7 t: P5 V; H1 f0 q. p- f
CIFF(cascaded integrators with feedforward). i: S5 m4 V. F/ G% G
以及 MASH,/ {5 y. W9 J# q- H, f4 T. q
哪一種架構比較適合於低頻輸入使用?
, z4 h1 J  Y# |# S# F! k8 L6 S$ d它們有什麼優缺點，& F3 \$ t; A# z/ n+ |+ U3 _
謝謝大家% u) j4 l) ]9 G0 i  ^5 I

# ^4 F1 o- Y) G3 s: ^[ 本帖最後由 kuohsi 於 2009-4-29 01:33 PM 編輯 ]
作者: asdfjkl    時間: 2009-4-29 02:52 PM
CIFB(cascaded integrators with feedback)與CIFF(cascaded integrators with feedforward)區別：
" b4 H/ L3 I% k/ [. s% y& I前者是最基礎的架構，後者較前者每級輸出幅值低，即對OTA output range要求低；, f9 g9 ^2 ?! E1 X5 X0 H9 m1 U0 ~9 n
MASH：主要用於OSR較低的多位DAC結構中，低頻一般不會用。" Y0 ?* l1 G3 ]- W
建議用1-bit CIFF結構
作者: kuohsi    時間: 2009-4-29 05:10 PM
你好，請問是否使用CIFF架構時，distortion會比較低?
, G! j0 [1 l2 W5 t- Y. f還有是否CIFF架構容易輸出飽和?* p( v. s; t" ~4 J' ]5 c
為什麼MASH主要用於OSR較低的結構?. D# h7 O, z* x6 r( n/ D9 [" B
謝謝!
) v2 O- v0 Z" M( D9 |
; L& H' a6 T) x8 o2 U' T[ 本帖最後由 kuohsi 於 2009-4-29 05:18 PM 編輯 ]
作者: ronnie710409    時間: 2009-7-17 06:11 PM
MASH主要是提高穩定度, 一般要提高SNR無非是提高OSR, 不然就是提高SDM的階數, 既然OSR不能高, 那就只能modulator的階數弄高, 階數一高穩定度就一定要考慮了, 不然SDM發散就不好玩了.
作者: ronnie710409    時間: 2009-7-17 06:14 PM
另外, 提高quantizer bit數也可以提高SNR, 但是就是要注意DAC電容mismatch的問題.
作者: deltachen    時間: 2009-11-25 11:44 AM
謝謝大大的分享~知識因分享而壯大！
作者: s13571357    時間: 2010-4-22 08:39 AM
請問一下
$ C4 t9 t8 X  j* B有MASH架構的一些範例可以參考嗎?
作者: glavine    時間: 2010-5-19 11:42 PM
本帖最後由 glavine 於 2010-5-19 11:47 PM 編輯 0 n' C1 H9 Y8 |( J) H# r* J) K; E6 W

" I( j: z: c8 P3 E; CMASH又叫做multi-loop,是有別於一樓的single loop, MASH一般用2-1,2-2,2-1-1都有人用~~主要的問題是類比數位filter的係數沒有辦法完全匹配2 l0 [3 ^" o- `' V* N: [
尤其在CT-DSM中，係數是用RC乘積組成...R的variation太大了........需要校正他..+ U, I8 ~( F0 L3 _1 S

& M% E  m. P3 b9 C2 JCIFF主要是讓積分器的輸出swing變小...這樣在low voltage下op較好設計，9 D/ D# L; W& v3 h6 N  Q& ^1 r7 {
而且只需要一個回受的DAC! [' a+ T! y6 @1 `- E) f
基本上在積分器裡面跑的可以說是error signal，ff的架構要注意STF的gain不要在有些頻率有peak( e2 }$ l5 M8 Z) q  n6 e0 j
這樣會放大不要的訊號.....CIFB不會有這個問題，可是每級的swing都要較大，而且每級需要回受的DAC
作者: engineer    時間: 2023-7-23 05:14 AM
Really an excellent post!!!3 M. f  K  T3 b
Good tutorials.
作者: engineer    時間: 2023-7-23 05:15 AM
Really an excellent post!!!+ `) I, {( c* z, |+ q
Good tutorials.



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2