Chip123 科技應用創新平台
標題:
metal走45度角有什麽影響
[打印本頁]
作者:
sudaren
時間:
2009-5-1 07:35 AM
標題:
metal走45度角有什麽影響
各位大大，請教一下metal走45度有什麽影響呢？謝謝啦！
作者:
shkao0201
時間:
2009-5-1 04:31 PM
1.減少銳角以檢顛電場強度.
7 s7 [8 i8 j1 I H i' V; v
2減低轉角處的電子遷移,增加可靠度.
作者:
veteran
時間:
2009-5-1 10:23 PM
走線距離變短，RC delay相對變小。
- w* { v2 @5 C+ Y
# F1 m$ L- f& l4 Z
Veteran
作者:
ecalfs
時間:
2009-5-2 03:54 PM
reduce current density,減少電流過度集中在轉角處
- |8 m+ t6 U% `& }
可提高metal 可靠度 .....
作者:
sudaren
時間:
2009-5-3 11:57 AM
謝謝！！！metal走45度對作mask有沒有影響呢？
作者:
semico_ljj
時間:
2009-5-3 07:36 PM
標題:
回復 5# 的帖子
没有，可以用135度转角尽量就使用！
作者:
sudaren
時間:
2009-5-3 09:59 PM
这么说来，45度角很有优势嘛，为什么在core cell中很少用呢？各位大大，帮我解答一下啦，谢谢！！！
作者:
semico_ljj
時間:
2009-5-4 04:27 PM
標題:
回復 7# 的帖子
在自动布局布线中，工具一般不支持
作者:
ponyshih
時間:
2009-5-8 04:53 PM
因為core cell本來就是用在處理digital signal, 結果不是0就是1, 不會有電流考量.
3 {/ Q7 B, w) d4 a( {" w* K
使用在APR如果timing model不準, tool會自動加buffer, 這也不是metal走45度角就可解的.
作者:
sudaren
時間:
2009-5-8 10:15 PM
謝謝大大們的分享，感激涕零，在這裡真的能學到好多東西哦，尤其是我這樣的新手。
作者:
katherine
時間:
2009-9-25 11:18 AM
謝謝你們的分享 讓我學到很多 之後就LAYOUT就可以試試看
作者:
clarkhuang
時間:
2009-9-25 11:37 AM
只要你可以避免OFFGRID 都沒問題
6 u3 l9 j2 e+ I( L- ?: Q
& e7 m! J# l- T5 f- p8 I
OPTION DISPLAY 裡面的 X Y 的spacing 大於 0.001 應該都可以 過 這也要看製程廠提供的RULE 你可以試看看
作者:
fuzzyer
時間:
2009-10-1 11:27 AM
尖端放電 在現在的process 好像比較不會有
" @1 e# o0 P8 p/ M" L2 K
但是 45度斜角 有時是電流的關係
作者:
yytseng
時間:
2009-10-3 01:01 AM
45度角
) s8 D9 p6 O" a ]$ Y
1.DRC 檢查軟體運算時間++
i1 C% S, C U2 C& ?0 j2 m
2.RC Extraction 不準 運算時間+++
8 [! |0 F% K/ y" {3 ]
3.P&R 時間 +++
3 f, t0 x7 w9 [
4.最重要的原因 製程良率 ----
7 l, R, O1 y9 j- \7 k5 D
! `& g, O8 u+ |' K8 I- `
Cadence在幾年前曾經被北大的團隊騙去搞 X architecture 最後市場 = 0
/ D9 A8 u6 t/ Y+ O) ^9 X, I, c
當年提出一堆"好處"後來證明是壞處更多
" W8 n' C3 R! V0 V, o6 F. {
所以 90度角 還是證明他的價值存在
0 I4 b1 p! A' I, N, o$ Q8 S$ _
% h. f' W& h5 g' H: ^! |) U
至於上述的有人提到電流的 應該是指寬 metal 在 Analog IP 中使用的情況
; d0 m- a, x Z2 f
而且要求低階製程使用 ;在45nm以下使用非規律的pattern 都是在浪費錢
作者:
katherine
時間:
2009-11-11 11:12 PM
謝謝大大的分享，非常需要，GOOD!~~~
作者:
clarkhuang
時間:
2009-11-12 04:33 PM
就這問題跟幾個朋友討論了一下
3 K- @( S: D% z/ c4 y- u
, d1 Q8 }% Z4 m
得到以下結論
3 h1 S. z. z: t* n) y: {/ O6 d
: v/ F# ~% }: L0 u7 D
目前的製程技術已經到哪邊了???
3 ~# @$ b8 f* e2 X+ r/ h
你所需要的製程技術是否需要???
7 \- W4 p; Z1 `' v j. m
DESING rule 都會注明是否可以使用45度角使用
% A3 | G4 m$ P1 D3 I+ Q# G0 F
; L( O' O0 m/ R# Q W
其實越先進的製程跟我們所LAY的圖已經差異很大了
, P9 ^, w% f! s- e2 X
8 v/ m* R/ Q% o7 \% M
我們可能拉一條線 FAB廠可能就用了好幾層光罩圖 去補強
/ F5 F$ d/ @) E8 ]) G) z
; s7 l# t0 T" |. o9 Y0 T
所以45度角的使用上也不至於這樣在意(高頻部份 我就不清楚啦)
3 B% n3 ~* U$ E
" G9 A# k( Q# ~4 ?9 e
重點在於你的MOS對稱性 那是不會改變的
2 m/ Q& L! C& i. B4 g8 w# \$ B* @ o
8 r6 Z* V. Q. C8 T. H* n& q* u, l d
如果對上述回覆有問題請多指教 謝謝
作者:
雷迪斯
時間:
2009-11-14 04:59 PM
進來看一下
0 _2 R- S- z$ t
又學到好多事物
( Q5 z0 g9 p6 U5 S: O
第一次知道layout可以90度以外
) m7 |8 Y5 ^+ s4 F- g. v
謝謝!
作者:
tshiu
時間:
2009-11-18 04:08 PM
高頻電路才有差啦
) V% p2 L0 q, ]! a
我同學做SAR ADC因為速度慢
: @, D- _& G/ {( E# ^' y h
繞線其實有接到就好了
+ ]: W- A/ o5 |2 C
直角繞線或是metal太細幾乎影響不大
, M$ @: B1 ]1 n
做sheilding保護敏感的訊號比較重要
作者:
ncLM
時間:
2009-11-18 08:54 PM
一般foundry的设计规则里面都会规定你可以使用的走线角度。90度应该更常见些，综合考虑45度的优势还是没有它理论上的那么明显。
作者:
allenapi
時間:
2009-11-19 06:43 PM
在 IC Core 裡我不曉得, 但在 PCB 上 45度轉角 對降低 EMC 非常有效, 由其是在高速訊號下, 降低 EMC的產生, 試想 你以高速跑步 要轉灣時 如果90度轉彎 你會不會 偏出去?
作者:
gogojimwit
時間:
2012-5-13 08:52 PM
感謝大大分享經驗~~學到很多
作者:
sainwu
時間:
2016-1-9 04:45 AM
謝謝你們的分享 讓我學到很多
作者:
AIC6632
時間:
2016-1-19 10:25 PM
大電流的地方就要４５度
8 a8 `! ~2 K7 U2 \0 W. G, I
如果都是ＤＣ，那就免了
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2