Chip123 科技應用創新平台
標題:
請問layout電阻電容畫法
[打印本頁]
作者:
e2000
時間:
2009-5-9 03:01 AM
標題:
請問layout電阻電容畫法
因為太新手無法看置頂的電阻電容畫法所以來求助，最近畫layout電阻試過了CIC所寫的三種電阻畫法，但是LVS就是找不到
+ S, a5 j9 q6 ~2 V( t1 V& G$ [4 F
他就是poly，DIFF，NWELL三種，但是我照著話就是LVS不出來，有沒有高手能把電阻的畫法一步一步的解開呢?書上講義都是把已經畫好的電阻放上去然後用箭頭指著說這是poly，這是Nwell，但是有些重疊的部份根本不知道那是什麼東西之間的重疊，不然就是外圍用虛線包住一個蛇形狀的東西並露出兩個頭，但是就是沒有寫那兩個頭裡面是什麼組成的，外表看起來就像是NWELL包住蛇形POLY，但是照著跑根本就跑不出來，因為根本不知道蛇形poly上面有加上什麼東西，要不然就是標示著電阻標示層畫法需和command file配合，淡是到底要怎樣才能弄出電阻標示層還有如何配合command file?請高手幫小弟解題，感激不盡。
5 h; L- i0 r+ Y7 H& k+ Z, _5 @! x
至於電容更是看不清楚了，一塊正方形然後一堆箭頭指向裡面說這是什麼什麼，但是根本不知道那是怎麼組合成的，也不知道哪塊要大哪塊要小...
作者:
redteaboy
時間:
2009-5-12 09:16 AM
你要看製程廠的 rule file 他有寫 每家不同
& h" j8 t3 v6 ]. R, V9 `8 v
而畫的規格 W L 要看rd設計
7 y' @0 C) V+ F8 C3 L
像大電阻就是由一堆小電阻串連而成 怕失真
作者:
redteaboy
時間:
2009-5-12 09:31 AM
像POLY 電阻
% D+ H z' b! Q1 o B
最基本的就是 電流 從 CONTACT 進去 POLY 另一端CONTACT 出來 要包其他層 要看製程和RD
* N! W( k: g' t3 P6 Z5 \
0 s3 t5 h* ?7 ]* Q. r7 @$ u
它跟電路學的 電阻公式一樣 越長L 電阻越大 越寬A電阻會被整除
0 U, J3 }' P9 f2 O6 ?7 @1 W
/ o* z3 o/ r1 {, q1 \( x: j4 R
電阻率的科學符號為 ρ 。
: T& _" G" [9 u N2 j, i: G1 @
7 ?' O) ]: H! d
已知物體的電阻，可由電阻率ρ、長度 l 與截面面積 A 計算：
8 d( F# Z1 [" S$ z
4 @/ V! V1 g, W- {. c' ~5 H
R = ρ L/A
4 G6 k2 S5 y8 }! m; z7 X
0 t. ^! U( z3 v0 E( W" l
電阻 R 單位為歐姆
* s# A q* [1 f4 y4 D; O
長度 l 單位為米
7 Y3 ~) U3 Q: R7 R [; x
截面面積 A 單位為平方米
1 K% v4 d. E( i- F a3 e
電阻率 ρ 單位為歐姆·米
作者:
pkjordan
時間:
2009-5-13 10:05 AM
可以看command file裡面的敘述 會有跟你講要蓋那些layer(在最上面 or 用找低)
/ W( W2 ]. J$ ]4 k/ S* Y: r/ R
或是看design rule 也有
9 H& m: r/ x+ e- }, P
1 d/ q Z$ i- E# c) b" h
我猜可能是少蓋了RPO 和 電阻的dummy層吧(RPDMY....等)
# \6 T6 ~4 `; B
要自己讀一下唷
9 m& I6 |6 ^( @
. [! W- f' _6 I. L
希望能幫到你
作者:
lin.weite
時間:
2009-5-19 05:37 PM
LVS認不到,不一定是Layout錯誤
' |4 `+ o2 ?0 T/ a
也有可能是command file寫錯
: K7 A8 [& z3 @4 j* Q
看看command file裡element res[?]是如何定義
; n& J7 d$ A% c; `/ ^
再回頭檢視Layout,這樣會比較快唷!
作者:
cindyc
時間:
2009-5-25 03:50 PM
我猜也是少蓋dummy層
/ S3 [9 H7 U q6 F! U m& |* H) r
查看一下command file
作者:
motofatfat
時間:
2009-5-27 09:14 AM
ex. n+ poly res W=1um L=10um
; }! N9 J- @; l4 y2 n! ~4 `
1.首先 劃一個 w=1um L=12um poly 矩形 再加上 n+ imp 覆蓋 整各 poly
/ X |' P6 n/ {9 q B# u! y
即 poly 在 整個 n+ imp
" R; `8 b2 q, ~& W
2.再2端多出來ㄉ地方 加上 cont 和 metal 1 keep cont 間隔 10um
) z/ [: ]$ s# o$ L
3.加上 RP_DMY 在cont 間 包附整個poly 即 RP_DMY w=1 um L=10um
4 l: t, C' y' m- P, G
4.跑DRC LVS --- >完成
3 ]8 R4 U) m( G' v6 p% C8 \, S1 ]
通常會有 一個 layer 層用來 辨識 電阻 看你所用的 command file
2 Z" ?: i, m( H. y; D# m d/ t
有加 RP_DMY 的 poly 才會被當成電阻
1 C7 r0 {1 q5 N
而cont & metal 1 是用來當電阻2端的接點
h9 m1 C3 W! o, s! t# K
接線用, 這樣看董ㄌ, 再去看講義,應該就能懂其他電阻的 lay 法ㄌ
作者:
小緯仔
時間:
2009-6-1 02:10 PM
應該Design rule都會有寫
6 P% z5 s+ m" i( r$ j a* u1 o
然後你畫電阻的話要注意
% j6 M; j% t2 X* l5 j( q6 ?% Y {; f
他LVS是從R_DMY所畫到的範圍來判定電阻值
# O0 n! j3 E8 l! o$ z6 t
電容的話你除了計算面電容還要考慮線電容
, y1 w0 G' ]0 I! ^3 Q. N6 B; A
當然最後看你command file裡面誤差設定多少 如果是0的話很難畫到完全精準
作者:
e2000
時間:
2010-5-24 01:55 AM
感謝大家的回應，我直接用叫的了
% T* M! Y! y2 h* O3 ^" z7 q7 }
竟然忘了電容可以用叫的了
作者:
bernie820
時間:
2010-5-24 07:17 AM
回復
9#
e2000
, R, ^9 u3 J1 F: H3 S- M/ O) c
! b6 d* \( B; z$ B7 C4 S5 k
5 s+ _9 u, h: y: ^9 w/ q2 D: X
這樣你就學不到東西了....
作者:
AIC6632
時間:
2015-10-9 10:06 AM
要看design rule才知道要怎麼畫吧
作者:
214197
時間:
2021-4-28 08:44 PM
需要更多這方面知識 感謝提供
作者:
szona44250
時間:
2021-8-23 05:12 PM
感謝大大無私的分享!!!!!
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2