Chip123 科技應用創新平台

標題: Fold cascode OPA設計問題 [打印本頁]
作者: jerryyao    時間: 2009-5-22 11:14 AM
標題: Fold cascode OPA設計問題
各位好：  w& K6 W  x, Q% Z9 S
  我想從數位領域轉往類比領域，所以我練習了這一個fold cascode OPA(圖一)，我有看過& U. l5 p7 |' n6 B+ f
此網站的有關fold cascode OPA的討論，聽從建議我先設計bias電路（圖二），有了bias
3 b3 X3 @" G% w8 t- C1 B9 u電路後，我想因為此bias電路也是cascode架構，所以OPA電路的cascode架構中的mos w/l比
+ H4 D* b9 ]- L1 c/ c) G+ ?應該要跟cascode架構的mos w/l比相同，如此偏壓才會使所有的mos都在飽和區，請問我的想
* F! L( k3 Z, W8 \) s+ U( E法是對的嗎？: ~2 [* [0 g; i" D
還是bias電路負責產生電壓，OPA中cascode架構的mos w/l可以另外設定，只要bias電路, [! B9 c) K5 N8 u
產生的電壓能使OPA中的cascode中mos都在飽和區就好？
+ i4 u7 i; E' z! S1 Y& `# J. o' A7 i. \& R6 Y" d
此外從佈局觀點來說，bias和OPA的cascode中對應的MOS是否要一起做同中心(common-centroid)佈局？
7 B' z6 i( U7 z0 K0 g(對應例子：OPA的P0,p2對應bias的p0,p3)
! e9 n% S9 j: \8 |$ E, S. B還bias的p0,p3做同中心佈局，而OPA的P0,p2另外做同中心佈局?& M' Y& P- F  U, I1 k
謝謝# v( O* i7 b3 ^: o7 a6 ?1 P
% J4 @$ a4 ?' D3 ^+ D- A8 F
[ 本帖最後由 jerryyao 於 2009-5-22 11:26 AM 編輯 ]
作者: seanyang1337    時間: 2009-5-22 03:42 PM
Dear jerryyao,5 R9 \0 x2 d# S% r3 ?+ X
建議BIAS電路跟OPAMP 各自作MATCHING。( b# c% a6 u. @9 t# M9 W& _6 x
再來，BIAS電壓只要能使的MOS能在你要的條件下(VDD，CURRENT，TEMP，PROCESS)都在SAT區就可以啦。! U% l: U2 J' J: K" q4 v& R5 C" ?9 n
最後，電路的P4在我看來是可以省，P6&P7不對稱，N1&N3 SIZE 太小，BIAS電路要做START-UP 電路，9 E* ]9 v; v, _# q' J% A
最最最~~~後，check DC bias voltage.
作者: jerryyao    時間: 2009-5-22 04:03 PM
For  seanyang1337,5 U0 X- S0 g% a
謝謝。& W+ y4 a$ o1 P9 Y- A" s2 v
START-UP 電路我會加，因目前我的重心的OPA本體，等到完成後再加。
1 ?/ N  w! q* p4 Y* h其他的部份確實有問題，我會修改。4 |1 ?2 p1 b, S1 O; y
$ K+ b  ?3 w' G- u
不過電路是不是錯了，OPA cascode電路的current mirror是不是要在PMOS那邊，而不是在NMOS那邊?) J. R" x- h3 z! x
我有比較我手中的類比IC設計的書，allen和zaravi的書都是在PMOS端，只有
0 {" b" d5 }5 Ybaker的CMOS curcuit design,layout and simulation是在NMOS端，是baker錯了，還是都可以？
/ I8 O& t3 u. f謝謝
作者: jerryyao    時間: 2009-5-25 10:35 AM
關於current mirror是在PMOS還是在NMOS處有人回答我是沒錯啦，只是大家比較習慣在PMOS處。我跑了模擬好像都可以，只是不明白為何current mirror在PMOS處的CMRR是負的，如圖一，如果current mirror在NMOS處的CMRR是正的，如圖一上下相反的波形。$ \1 V8 [2 r, _! W5 A1 V8 M5 L5 }6 J% v& c
  B. _# p& v# ]' z! s" |8 n9 j
此外我將此OPA接成反向大器，圖二，其中:0 `' G; s8 v! f2 d  `1 ~% |
rf : 10K
: h( [# P8 G9 R$ Grs : 10k1 k$ j$ v# P# X1 m6 X6 }' w' B
vin : sin(1.65v 1.65 50k)2 o4 U, l: s5 h, w( C8 M; I
vp : 1.65# U( f& g: U* Y/ U7 G. ~0 j
模擬結果如圖三，請問為何vin在1.65v附近時vout會出現怪波形？
* `, T6 ^% Y& ~6 X5 z) vPS : OPA的尾電流為20uA，而OPA cascode的電流都為10uA0 p6 e) H' ?5 V& E7 x% H7 e
  新電路如圖四
2 o, i+ e9 G1 k5 R& {謝謝
2 q4 T5 l& U1 x, N7 ~$ o8 l$ N7 T* d5 u! M
[ 本帖最後由 jerryyao 於 2009-5-25 10:39 AM 編輯 ]
作者: li202    時間: 2009-6-5 08:34 PM
反向放大的Vin與Vout相位也不對~~~~
8 G8 Y8 Z; b. X& k) S" b
( g5 N4 f3 i& G* D你的偏壓電流不足以提供電阻的電流
" X) M9 Z2 ~" Z* p0 r5 T% f1.65v/10k=165uA>>10uA8 g3 p* M6 I# F
只有在交越點時，電阻電流夠小，才正確顯示輸出與輸入波形關係
3 n. Y! q: Z6 p4 P, ~* C1 n% X5 \5 _$ N
不知道你的CMRR是怎麼取出來的7 \, c- f, m# F9 N& H$ i8 B
可以將BIAS的電壓取固定值跑CMRR
作者: jerryyao    時間: 2009-6-8 10:11 AM
原帖由 li202 於 2009-6-5 08:34 PM 發表
$ I9 o7 F# v: w7 R& z/ S) ^反向放大的Vin與Vout相位也不對~~~~3 }* n- G! q3 V5 [1 Q: s% P4 |
4 r+ H4 d- @0 j7 n3 y# A
你的偏壓電流不足以提供電阻的電流
( I, E& m/ I+ Q& s6 P/ G9 @1.65v/10k=165uA>>10uA
& N+ Y& u3 K* N7 p( f: K7 c( }' d. O只有在交越點時，電阻電流夠小，才正確顯示輸出與輸入波形關係% j2 G2 T$ c+ w9 v3 p( i

; q7 b2 T4 t  _' v9 O. g3 |不知道你的CMRR是怎麼取出來的
7 z. o( t$ f* ?: d4 M0 N' f( r可以將BIAS的電 ...

, P/ z" B% X7 v& Q) V' c" L1 m4 B; H
終於有人回了，謝謝我知到了，我會試一下，下面是我的spice deck for CMRR:/ D) j$ F* g2 c% E4 A
.param vdd_p=3.3
! z; X. b3 b* E- l, s7 Yvdd avdd 0 vdd_p% ]1 q0 ~! \% _% q+ r& Y! t  @2 U
vss avss  0 0
4 V# ^5 _* g7 h/ CVM VM VP dc 0v; S! w/ p; c- j$ S
VP VP avss dc 1.65v ac 1v
% e& C# H7 w# u# D# K7 B* instance of top module                                                      *
( e. Q: [8 {; c. ?, r. T3 X
9 a: Z$ ~9 V. n5 tx1 OUT VM VP OPA" h, V1 ~+ h1 f! g) M2 ?. m

# I8 K, i4 M# i* Sweep & Analysis                                                      *4 p! l+ }: I: ~! V- C
.op$ f2 X2 ~  ~* C" O/ i' \
.ac dec 100 10 1000meg
, T* p# ]4 _/ [+ ]& q- \# Z.probe ac cmrr=vdb(OUT)1 _% A8 \; a, h4 X5 C7 d1 w& D2 M; ?
相同的碼跑出一個整一個負得cmrr，我後來有用allen的方法（圖一）跑出來的CMRR還是負的，請問CMRR是負的對嗎？
作者: simonblue    時間: 2011-11-25 02:59 PM
回復 6# jerryyao : O: k* U1 O" j  h; \

$ ^" D. ~; @! d8 h* g首先你要瞭解為什麼要做差動型的放大器？就是因為差動放大器可以消除共模雜訊，所謂的CMRR=Adiff/Acm，當然是愈高愈好囉，代表你的電路受雜訊影響愈小。! \" E* l* S8 `
所以如果你測到的CMRR不夠高，甚至是負的。你覺得這個電路正常嗎？所以建議你再檢查一下netist。
作者: freemystyle    時間: 2012-1-19 05:35 PM
尺寸的設計上似乎有問題，folded cascode N1 N3應該要提供給folded 負載跟diff pair電流，尺寸卻不夠大，建議版主再仔細看清楚設計的方式跟電流的分布，allen應該有教要從哪一些mos開始設計之類的



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2