Chip123 科技應用創新平台
標題:
關於SpectreVerilog的問題
[打印本頁]
作者:
squirrel316
時間:
2009-6-9 06:04 PM
標題:
關於SpectreVerilog的問題
最近利用cadence的SpectrVerilog來跑mixmode simulation
7 f1 M B v. G5 W. F9 A0 \% ]5 k. U% E$ Y
首先我的verilog file先只跑digital的simulation
@; w d1 }4 d3 l1 Z* ? H
搭配上test bench後 用nwave看到的波型是我所預期的
. P( U7 E2 h0 B) g1 t. c
然而我將其拿到SpectreVerilog去跑時
, q; ]. C2 |2 m- }, m1 E* S
將input如clk reset等input訊號換成真實的類比訊號
, k$ l: w8 U7 u- Y: ~ F
並跟當初跑testbench所給的訊號盡量一致
. L. `+ j& ^ G) l4 S
如此去跑mix mode simulation
6 S4 C- O, S: m0 h
發現跑出來的波型蠻詭異的
8 T* D9 T: \8 p- k& y
有時候clk給太慢時 他出來的波型就錯了
; m/ W0 B$ d7 c# b( @
clk快一點的時候反而是正確的
* J, J1 ]4 C! y) y- L+ {) t8 L7 j
我的verilog file還尚未synthesis過
5 V5 @) Z! K# ?
照理跑出來的訊號應該會跟只跑digital模擬時一樣
+ w" k) @1 z7 i! G
然而跑SpectreVerilog卻出錯
) K& I* o8 ^7 O0 k* T/ R
請問一下這種問題該如何解決
1 z' o! n1 n E! X! R3 |
謝謝
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2