Chip123 科技應用創新平台
標題:
请教两个clock data recovery电路的问题
[打印本頁]
作者:
donlion
時間:
2009-6-16 08:42 PM
標題:
请教两个clock data recovery电路的问题
1.为何需要两个loop？
. Z3 N: G# A2 \, v
2.为何要找出data的边缘转态点，cdr电路中的pd与一般的pll中的pfd设计区别表现在哪里？
作者:
areutheregod
時間:
2009-9-16 05:38 PM
你可以的話，先搞清楚何謂NRZ訊號，與一般時脈訊號有何不同，
" M* e! M$ d) r W) j
2 a* e0 y6 Y( y0 |$ S
因為NRZ訊號的特性，PLL的PFD會抓不到轉態點導致發生錯誤，
& P% {4 x% Y8 o
" G3 {3 t/ A8 E$ y( a+ V
所以要分開成PD和FD，也就是頻率相位分開討論，所以要兩個LOOP，
9 x: V# H1 M$ @* ]5 a2 g8 M
" f" X' S0 e( b/ L
在思考一下吧，這是最簡單的問題，連我這個初學者也能回答。
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2