Chip123 科技應用創新平台
標題:
請問TSMC .18 rfnmos問題
[打印本頁]
作者:
squirrel316
時間:
2009-6-26 07:32 PM
標題:
請問TSMC .18 rfnmos問題
最近使用TSMC .18製程畫layout
- Y) U# c0 v \; [. _
使用PDK所叫出來的RF NMOS最外面那一圈是deep nwell所拉出的
' h6 c! V; }$ g) O% z9 ~' F
而裡面那圈是接body用的 我都是接到gnd
% i/ Y9 V4 ^1 N( r
( X2 g- p' g8 A2 K b, C
因為先前看過幾位畢業學長的layout
: a+ M: x0 N( n" O. Z# g+ E8 m
他們最外層那圈都是跟body接在一起 也就是接在gnd
8 O; p1 H5 _0 e5 p3 H+ M3 F
不過照理說那不是應該要接在VDD嗎?
: e: U/ u( |2 ~4 S9 `
如果是跟body一起接 layout起來是方便多了
1 V( i: X9 X8 |7 s0 K/ U& y
因此請問一下最外面那圈應該要接到VDD還是gnd比較好
- I- N: @6 v. y
但如果接在VDD的話 是否最好另外接到另一個不是該電路的VDD
5 _8 j ]9 M* B% _& \6 e
而是另外一個VDD比較好
* Y7 z4 ]* U) ^- X0 G$ r
1 U7 U7 q8 b& Z- N! N2 w' N
謝謝
作者:
heshufeng
時間:
2009-6-26 11:27 PM
deep nwell不該與gnd連接。
" J8 d4 Q4 x4 k9 ?+ a
deep nwell 起隔離作用，它把它所包圍的nmos和襯底隔離，減少了nmos受到的雜訊干擾，如果deep nwell直接與gnd相連，而且你這個gnd很可能是與襯底相通的，所以不能其隔離作用。
( Q6 M; }6 ?" O8 U
但是如果你這個deep nwell 中的nmos是負電壓的話應該可以這樣畫。
+ c2 T8 W% g0 f+ c( B" k
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
