Chip123 科技應用創新平台

標題: 關於amp的match問題 [打印本頁]
作者: minzyyl    時間: 2009-7-11 03:59 PM
標題: 關於amp的match問題
如圖所示之amp,M2,M3的M=4, gate輸入分別為IN,IP; 現在主要討論M2,M3的place match, 和同僚討論哪種place可能較好,最後得出的結論不一緻,誰能給點意見?
9 L: G) p9 e" B% h5 p5 `
- G3 L+ ^2 w! I$ }( ~7 u參數: M2,M3一样: W/L=6/2, M=4,以下3种方案佈局時周邊都加dummy.2 q0 B* d3 Y4 j+ ]' r' c
我們的place方案是：2 |& M6 y+ j2 ^) f3 K& Y" L- ?
1: A B A B
8 b0 Q6 F1 z$ f  y7 ?8 U% q' D   B A B A( l& k; S/ P& p! a3 ~( t
這種佈局可以保持電流方向一致,對稱性也較好, 但不能共用S/D
+ O$ H' q" v5 G8 K2: A B B A
* U3 Q8 _+ |- h& e$ ~   B A A B6 ^. V' [! |+ j$ M/ y
對稱性不錯,而且能全部共用S/D,但current方向不一緻
/ E, N( f- n1 K3: A A B B
* n3 i. o) p1 i  ~0 O' D   B B A A8 m% G9 Q# p% @" J' \$ }5 _4 E: [
對稱性應該沒上面兩种好,不過也能全部共用S/D, current方向不一緻
: V; _9 F( o: u4 W/ D$ \8 O% `7 l5 J5 ?+ g, D5 `6 t# @" t
大家一般採用哪种? 能說說理由嗎?+ g1 ~: s0 s4 z7 K

( u! O% a, ^' [- d* H! j[ 本帖最後由 minzyyl 於 2009-7-11 04:00 PM 編輯 ]
作者: minzyyl    時間: 2009-7-12 03:39 PM
沒人知道嗎?
/ Z" \$ k4 s/ a4 I1 N; Z
% _) [6 o" q7 J3 R* V& ?沒人知道嗎?
  s' _" e1 o2 \  N4 ^3 H) c; j$ l+ K) c6 M* w( {7 b0 J5 h/ b9 K
沒人知道嗎?
作者: hiyato    時間: 2009-7-12 11:50 PM
通常應該都是使用2的方案，雖然SD的部分沒辦法共用，但至少可做到中央對稱。
作者: 腳踏    時間: 2009-7-13 09:42 AM
三種都可以  LAYOUT上大多是面積上的考量比較多
! M6 O# X% {( i: B大多數都試看RD的喜好 問一下RD比較好
作者: alai    時間: 2009-7-13 11:17 AM
个人比教喜欢第二种，它是共质心（common-centroid)结构分散性也比较好。4 g  Q9 O- P+ b3 N/ M
第一种不能共用S/D，active不能合并，比较占面积。8 b0 D# p$ V$ G( [
第三种分散性不如第二种。
. D  q4 ~6 t! S. K6 b/ r
# S9 c4 s% O9 f/ \& y7 m[ 本帖最後由 alai 於 2009-7-13 11:20 AM 編輯 ]
作者: man52013142002    時間: 2009-7-13 11:45 AM
第二種較匹配
2 y; q* n7 {* k1 x* y4 I# w7 ~
可是為什麼電流方向不一致@@?
* J5 D4 y6 W; D, Q
) F) z+ B+ N/ z0 _) D5 L然到不能不共用 讓他電流一致嗎^o^
作者: minzyyl    時間: 2009-7-13 10:59 PM
原帖由 man52013142002 於 2009-7-13 11:45 AM 發表 * S  [9 q  H1 B: e
第二種較匹配
  o0 `& G1 n. h- U2 g
6 q) m/ {4 u1 @2 o( ]: M可是為什麼電流方向不一致@@?9 R* r, n& S" I5 ?' r
+ z0 L; h. |. r7 ~
然到不能不共用 讓他電流一致嗎^o^
' {7 {; @( m! L. J, E

/ u5 [, i( N4 H, u. J( t如果S/D共用了則unit單元電流方向不一緻了
作者: wiwi111    時間: 2009-7-14 01:19 AM
類比電路一般都會有Trim Fuse,它就能把電路bias 回所要的特性中
8 n; {$ `. x6 N- {- [+ r4 m所以,不,要那麼在意maching(不然你電路會很難做),這些都可調整回來的......
作者: in381    時間: 2009-7-14 08:51 AM
其實那三種方式都可以,但是若是碰到非對稱的DEVICE時, Source & Drain 的方向性就有影響囉
作者: man52013142002    時間: 2009-7-14 10:18 AM
所以5 l& Q( B, h- B0 t' }/ f6 y. g
1 [( m" g( i7 @. T+ f
主要是要看電流方向有無對稱 是嗎
作者: hoodlum    時間: 2009-7-14 06:30 PM
方法二: q! B* d: P1 M$ A4 z' J5 r: g2 J
若不共用SD還是有機會讓電流方向一致吧???
作者: minzyyl    時間: 2009-7-14 07:00 PM
看來各傢都有不同的看法阿
# s0 j* a0 a$ ^) J# n
0 N) `* }" a# ?. x% b" }2 L5 }: M$ o光考量對稱性, 肯定第2种優先, 但有時候對電流方向性比較care, 結果就不同了, 希望有經驗的Designer給點意見
作者: HanGu    時間: 2009-7-16 09:55 PM
一般我選擇用方案一，這種佈局方式對於物理上來說A和B來説很好的關於中心對稱了而且A和B分佈得最均衡。! z1 I# n: v. n& \; t# A& C
電學上來說，算上dummy的話，每個A周圍都是B，每個B周圍都是A，每個A的環境都是一樣的，每個B的環境
& L: Z; R7 V$ q6 y# P都是一樣的。
作者: karenchen    時間: 2009-7-17 04:07 PM
標題: 我會使用第二種
如果是要使用在in out pair 的地方最好還是使用第二種方式，除了SD部共用之外，在加上DUMMY 可以在減低STI 效應，但如果一定要將SD共用也可以將ＤＵＭＭＹ　上的兩側Ｓ　Ｄ　距離拉大也可以減少ＳＴＩ
作者: minzyyl    時間: 2009-7-18 04:03 PM
原帖由 HanGu 於 2009-7-16 09:55 PM 發表 8 F0 v3 h; Q1 u$ q
一般我選擇用方案一，這種佈局方式對於物理上來說A和B來説很好的關於中心對稱了而且A和B分佈得最均衡。9 K) P& B  s) Q6 |
電學上來說，算上dummy的話，每個A周圍都是B，每個B周圍都是A，每個A的環境都是一樣的，每個B的環境
4 B) }5 \, V0 F3 @! j$ p都 ...
7 p' [5 Q+ p/ P3 a5 ~. ~
! \7 @: H! G1 t* j1 H  {, m: f" b

+ q- J% a( C" q+ V+ [
+ D" {: k, H  M! H5 w2 c6 V第一种方案對稱中心應該有2個了,而且這種不屬於common-central, A/B分佈的確最均衡,但這種不能S/D共用，就是説沒那麽緊湊. : N# M0 A5 h; l% y" H

$ I% c) d% S8 P5 m* i我覺得這個問題也沒有統一的標準,一般來説只有那種特別有經驗的designer才能知道自己應該用哪种方式,大多數的時候還是由layouter決定哪种擺放方式.畢竟有時候考慮的更多是電流,或者對寄生電容更敏感等.
作者: minzyyl    時間: 2009-7-18 04:04 PM
原帖由 karenchen 於 2009-7-17 04:07 PM 發表
  S0 h9 ?7 }0 C5 d* U如果是要使用在in out pair 的地方最好還是使用第二種方式，除了SD部共用之外，在加上DUMMY 可以在減低STI 效應，但如果一定要將SD共用也可以將ＤＵＭＭＹ　上的兩側Ｓ　Ｄ　距離拉大也可以減少ＳＴＩ

3 q' E" f5 q! z8 n5 i9 s, V
4 {, g4 M7 Y& U5 b5 Y; v/ J- }3 J
( X6 h2 U! z& }5 o( O2 z8 _! Q

! U- |' @1 s4 b) {0 y8 \/ e                  
% \; O- u  a9 ?% a6 _# x$ P                 
& e- R0 D! s! r0 O! V請問STI效應具體指？
" c% h  C1 u2 ~5 A6 w$ s9 l* ~4 `6 B2 O( Y& y2 ]( Z: I
                                                                 Z6 I( g  R( w  M! n& e
                                             ?
作者: 瓦片小屋    時間: 2009-7-18 05:20 PM
我一般用的是第一种，第二种也偶尔用，不过不会将S/D公用，RD也是不希望共用的，因为共用了之后，match的效果就会差很多！
作者: erwbeflkw    時間: 2009-7-18 08:06 PM
方案一：# `7 v/ |( t# r! r" }- k
  AB     AB
* m0 ~6 V% Y8 n; o+ ~6 u        x* g/ y% f7 V  K/ M4 i
  BA     BA　　兩個兩個相互共用應該也算common-central( }2 ~* o% d+ x. i% @* D
! G: i, `: J& x8 ?; o
如果不共用& B- Z. G2 \: m/ s& b7 x. p% D
　A      B          A      B2 b$ U/ l/ Z" Q4 _+ n7 m5 A) {
        x        X         x% a4 R+ f9 R! F) ?1 T$ i2 j
　B      A          B      A   ! J2 U; Z; O& C! b
　　x1　　　　　x2+ s; l+ a, r$ P0 d$ \. N
x1 屬於 common-central
8 J4 |; p/ J- qx2 屬於 common-central6 e& [4 K3 b$ h6 c0 ?" a! g! c
x1和x2 的central 又落在大X上所以應該也算common-central
( D' x8 [: Q* u4 D- e. s' R兩個A接近大X的central又跟兩個A遠離大X的central重疊
% o( ~$ m, ~4 D) c  c. g1 d
0 E7 U- ~" |: i0 A4 t8 V6 n$ j0 b8 y3 ^
方案二已經是public 的 know-how了，如果有面積考量的話，當然就用這個3 Q+ s! F8 N  X# V  ~+ H! t! \
方案三會比會比方案一還弱吧，如果有再多一組的話，雖然也是common-central
作者: semico_ljj    時間: 2009-7-18 10:36 PM
用第二种！
作者: minzyyl    時間: 2009-7-19 08:26 AM
原帖由 瓦片小屋 於 2009-7-18 05:20 PM 發表 2 X6 E" y- f9 W# t1 L5 ]
我一般用的是第一种，第二种也偶尔用，不过不会将S/D公用，RD也是不希望共用的，因为共用了之后，match的效果就会差很多！

' B. `- s5 K) h" w! B6 N/ x0 ]9 Z
7 ?. N/ a- f. g& n" D5 ~6 {1 I$ t# L
    何解? RD不一定正確吧?
作者: minzyyl    時間: 2009-7-19 08:30 AM
原帖由 erwbeflkw 於 2009-7-18 08:06 PM 發表 4 X6 c4 O: b  D
方案一：
/ p) P9 K0 M, s7 Z$ R  AB     AB
) K4 u: x0 I! Z( `3 M: `        x/ K3 N% @& j  Z3 z4 w* D. ~
  BA     BA　　兩個兩個相互共用應該也算common-central
, n8 j) @+ D3 R) {! W
4 |( o' D% D9 a3 k. [如果不共用
; c! b2 _2 t; w$ k. U　A      B          A      B0 c6 H( G: K, s& w2 Z! e# D  G
        x        X         x6 C( P7 m2 D* s, o
　B      A          B      A   ! G3 N/ E! I0 E2 a  K, M& h
　　 ...
6 k" l' ^3 U0 n

6 d( E- Q" M5 E方案一勉強算CC,兩兩共用但中間不共用,可能不是很match,其他基本上同意.
) ^0 Q; Z$ |( X+ X) d# q: x% i: K/ c+ M' k
第二种如果不共用,感覺就對稱電流方向考慮應該是最好的,感覺不理想的就是如果電路比較在乎計生電容,也就是說RD比較在乎速度,就不是最佳的了吧? 不知道分析的對不對
作者: songyafan    時間: 2009-7-19 01:56 PM
If you are very care match and the current ,I suggest you use the two, because its match very good than the others, about the current's orientation , you don't share the S/D can be OK.
作者: lnxmj    時間: 2009-7-24 08:25 AM
標題: 整体间的电流方向是一致的。。。。。。
但是把A,B看成一个整体时，整体间的电流方向是一致的。。。。。。
作者: nebula0911    時間: 2009-7-30 03:12 PM
以我自己的作法是選第二種,原因如下:既然是輸入級,那重點就是不讓IN&IP miss match,如果在這裡就miss match的話,後面各級處理的再好都沒用.所以我會增加一點面積來達成這個效果.2 y5 D" r$ u. @6 }* I  [) q  T6 l
RD聽到這個理由一般都會接受.畢竟省面積到處都可能作的到,唯有輸入級的面積是省不了的!!(當然先決條件是RD能認同)
作者: li202    時間: 2009-7-30 05:38 PM
原帖由 nebula0911 於 2009-7-30 03:12 PM 發表
4 ?* {5 O5 e3 a7 L以我自己的作法是選第二種,原因如下:既然是輸入級,那重點就是不讓IN&IP miss match,如果在這裡就miss match的話,後面各級處理的再好都沒用.所以我會增加一點面積來達成這個效果.# ~. B+ O. ]& E# w( b! S9 D
RD聽到這個理由一般都會接受.畢竟省 ...

8 a7 a$ e, V1 M# E, c7 x. s2 i7 V( D+ y$ X! d
+16 d( f5 J2 T( M- W" n& p
9 q+ r' y# F7 Z- E- S* O, V
輸入級的match是最重要的, 他會影響許多性能優劣
作者: lethalkiss1    時間: 2009-8-2 08:51 PM
当然第2种啊) i. ^& k4 m4 B
1  面积小% E6 t% {' T+ B4 B
2 drain 面积最小， 与sub 的电容小! ~. ~+ f6 R( O# m
3 符合common central  - X8 p7 A" J  O$ i
! O% |5 v, r+ m8 g/ M: N4 ?8 ^
类比电路的mos  match， 最关键是gate基本一致， 这样vt的偏差最小啊，  就算电流方向不一致， 如果有个偏差的话， 那a和b 也是一起偏差的。
作者: L_ju    時間: 2010-3-18 01:15 PM

. i2 ]; J2 T  _/ R: m% I( p! Y* r" J# T7 F% N7 S

4 F) L& X) R/ l" X! w9 j! l, Y1 Z7 H, Q3 h- T" I
作者: antoniocc    時間: 2010-3-19 05:10 PM
請問各位前輩' b. r1 n9 o0 S/ P) E
& D& Q$ o3 }" P8 w
ABBA       ABBA' K8 J7 S# q  |0 B$ b, ]
BAAB  和  ABBA
/ Z- W- Q- E7 X) U7 @8 ~) _- `) u" s7 w3 q6 l% |7 P
這兩種又有什麼差異??
作者: dreamflying61    時間: 2010-8-11 09:59 PM
第二种较好吧！
$ d- P$ h# U' D& L% @( b% O看你的管子个数而定
作者: garyliao70    時間: 2010-8-24 11:16 AM
we use 3rd method
" y. d' V% N/ Band work well sfdr & snd ok!
作者: minnie0606    時間: 2010-9-27 10:47 AM
回復 1# minzyyl 1 }$ }3 W. T' F& C. e( b

# V  ]% O* H, U/ P- G4 y9 P# B
0 C2 }4 y! {6 j: p9 ~8 r    我都用第2種方式~common-centroid
) W# H4 H9 K! v: L' v% z    省面積~而且特性較好~- B' s- s" o3 `7 X
    mosㄉ條件一樣~
作者: ONLYFLYSKY    時間: 2011-6-16 11:48 AM
梯度效應考量、ID電流考量。
作者: dlchen    時間: 2011-6-22 11:49 AM
回復 20# minzyyl ) I8 v+ M% ^0 E, J& g
. o9 w3 b. j5 t7 ~( h
我也想知道不共用的理由是什麼?; h  [1 F" o4 [. Y1 _
作者: ONLYFLYSKY    時間: 2011-7-13 11:53 AM
看元件的剖面圖，能夠共用的是s端或是d端，不同製程之元件能夠共用的點不同，rule與rule的規則。就彼此卡死，AA一定會分段。
作者: minzyyl    時間: 2011-7-13 10:13 PM
前年發的帖子竟然還在。。。
, [. ]+ a1 O# }% ]6 s/ t3 \5 _+ s$ V+ y
現在的認識又多了點。這個例子，應該把STI和WPE算上去，那麼答案就比較明顯了。
作者: ONLYFLYSKY    時間: 2011-7-28 12:38 PM
要看元件的製程，元件之端點是否能夠共用，目前遇到的元件是nmos元件都只能是獨立元件，能排的只是二維格式，因bulk是共用的，s與d共用的機會根本是不可能的. A' ?. O5 p) T

2 V! E/ A, r4 I& I9 Q- e依照我這個例子，我會說，看元件製程而定。
" F2 p$ S2 \/ E1 b. e  ]9 I事情並沒有絕對，只有合理性，2 s9 T1 @+ m. ]' o& ]. K# A, X2 O8 v
rd與layout的考慮立場並不相同，唯一能夠說明的只有雙方的溝通了解。而非傾向單一方的說法。



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2