Chip123 科技應用創新平台
標題:
sample hold的電路佈局
[打印本頁]
作者:
w765432001
時間:
2009-7-24 01:55 PM
標題:
sample hold的電路佈局
最近在將adc的電路作佈局，而完整電路跑過c+cc後，效能比原先pre-sim掉了1bit，
e( A. r( |8 b% n1 h' ]1 B+ r
因此最近將前端smaple-hold amp電路拿來跑r+c+cc的測試，結果輸出結果幾乎failed掉，
: }! J- M7 p: A$ F" T! j
因此想請問是否我在佈局上擺放位置不好，
0 O5 e9 ?# h( D: F7 ~4 V
或是若要降低r的影響該怎樣修改，
+ n# T9 Y, |% T# ]
能提供點意見。
+ v8 ~' e2 |2 q6 M D7 A0 o, Z* G
) z9 x& l& \2 H8 r! |9 ~
電路圖
+ R5 V3 J W' U7 J3 Y- q
[attach]7518[/attach]
& c! U' r N; ]" `4 L$ e
" i& H5 f+ h7 I
佈局示意圖
8 K2 ?8 Z6 a- \ ?# o
3 Y! j- q1 }$ G9 ?5 y# E
[attach]7517[/attach]
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2