Chip123 科技應用創新平台
標題:
Virtuoso 做 CDLout 遇到的問題!!!
[打印本頁]
作者:
shangyi
時間:
2009-7-28 11:35 PM
標題:
Virtuoso 做 CDLout 遇到的問題!!!
一般使用composer畫完電路後 可透過CDLout將schematic轉出netlist file
2 Y! i9 f* K8 J. r; m
8 j/ Q# }1 V. [3 w& l D" Z7 G
再進行Hspice模擬 在CDLout設定時 其Netlisting Mode
9 W {( R) C, f2 o+ [
1 V/ w4 u* y, f; }) Y2 Y
的設定中可以選擇 Analog 與 Digital模式 並勾選 Run in Background選項
; f6 c6 U5 S9 P* |; @
5 h2 D7 N4 \$ k- h5 \" W
但是我的 Analog選項被disable了(如圖1) 這會造成我使用 AnalogLib 元件(使用auCDL檔)
% p2 O( V2 P% q
/ q9 x& @1 u' s# t. q( z% D
所畫的電路無法轉出 請問有人知道如何把這個選項enable起來嗎?
8 W2 v+ d% h+ b
7 G: v% \/ |! s+ l+ Z6 N2 O7 I
另外 在CDL轉出後 電阻被轉出的格式 為 Rx node1 node2 ohm $[py] $w=1 $l=100 (如圖2)
( j8 F* O; G0 j
' H5 @4 {% _6 y% l
請問要如何更改輸出格式 讓電阻轉出格式變成 Rx node1 node2 py w=1 l=100 $ ohm
8 E+ s2 N/ E9 \/ |
8 W! U% ` k: F% \' a: V6 r9 m" D! H
敢請高手賜教 在此先行謝過!! <_O_>
" _8 x" R, N, Q6 ?" w! Y+ p% d
7 G0 k( d- H% T( ]7 E- I3 l- \/ s
[attach]7544[/attach]
$ ^- f) h! V: C' [
' J1 _- d5 ]. h! j5 p) Q
[attach]7545[/attach]
作者:
rockmen40
時間:
2009-8-25 08:14 PM
電阻轉出格式好像只能轉出後再手動更改，裡面好像沒有辦法做更動。
作者:
cmyangf
時間:
2010-6-1 10:58 PM
你要設你cshell的環境變數. 不過我忘記式哪一個變數了. 我找一下在跟你說. 設完之後, 你的default 就會變成analog. 要不然每次都要重設.
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2