Chip123 科技應用創新平台

標題: 關於VCO的電容layout [打印本頁]
作者: laasong    時間: 2009-7-29 04:24 PM
標題: 關於VCO的電容layout
小弟在畫VCO的layout時遇到了這個問題,問了其他人  他們都說沒看過這問題1 ?) Q) v% K+ Z( @# {7 ]
只好在這求助於版上各位高手們 我只知道是問題是電容的部分  卻無法找出問題所在orz( v' f9 }; ~' j7 u6 j5 g7 x
[attach]7559[/attach]
/ _, D0 D$ _' p0 Z: w2 |0 P. P! c8 N% d# O/ s5 j7 v: U4 a1 C8 [
[ 本帖最後由 laasong 於 2009-7-29 04:26 PM 編輯 ]
作者: minzyyl    時間: 2009-7-29 07:26 PM
1,確認下layout中到底有沒有這個電容  N! n, ?8 H/ [; g  Y" t1 V8 S* a  K
. P5 d2 D! z9 m8 |8 ]# z3 J
2, 如果電路中還有類似的電容被識別了, 比較下識別的電容和這個電容的區別7 {+ p  f$ Z1 L% p3 T0 U

1 z& c0 r2 @) _3, 模擬下layout中這個不能被識別的電容環境, 單獨做一個layout,只有這種電容,(可先單獨一個電容模擬,如果通過,則把周邊環境逐漸加上,例如原layout中兩個電容有一端是merge在一起的), 看能不能被識別. " F3 F9 G- j+ U4 Z

6 e/ I9 ]5 t% N& X4, 如果單獨能識別,而加上周邊環境后不識別,則可能是command file有問題,或者layout中的電容有了多餘的層導致command file無法識別。
, z4 n2 l8 \3 b0 p7 [. G' Z7 N/ Y- }' G! o' _% |- R
綜合以上應該查不多能找到問題所在了.
作者: 小朱仔    時間: 2009-7-30 12:39 AM
除了上述大大所說,
! T" {  C; A- n" B小弟建議可以檢查一下SPICE Netlist,
. T" |( g3 _: h- C確定一下 model name是否正確後面的電容值寫法是否正確,9 S8 k5 f: u! ~1 p
若不正確也會造成找不到電容的狀況,
- H9 M+ a+ }$ F參考看看~~
作者: laasong    時間: 2009-7-30 05:53 PM
單跑一個電容也是有一樣的問題   我快哭了, x8 w- j" L* s+ {, ^- h3 F  }
好不容易每個block都畫好  卻出現這種問題
  r. d) E! S( b: w/ l但同學的卻不會這樣
作者: uurtu666    時間: 2009-8-8 02:07 PM
這是屬於屬性錯誤,先檢查你的電容值是否有錯誤,或是netlist檔中對於該電容描述是否與你拿到的電容值有出入
作者: gyamwoo    時間: 2009-8-9 05:19 PM
你的電容是用wos的話，layout裡pdk叫出來的也要是wos的喔。) n6 |- E6 Z! J+ O7 Y# k
還有你用pdk的話，沒理由會出錯。檢查看看lvs rule
作者: laasong    時間: 2009-8-16 04:52 PM
我把整個資料夾重新換過  然後製成檔也更新後就沒出現了/ v  D, h+ X% e. V+ V8 s( m2 D
, v3 S& R0 F  h& C
可能是我之前設定的時候用到舊的  5 K1 _5 x7 {; A5 N8 g
* Y: U2 J5 X8 i8 j4 D1 |5 G
不好意思 麻煩到版上的高手們orz



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2