Chip123 科技應用創新平台
標題:
關於layout連接
[打印本頁]
作者:
laasong
時間:
2009-8-4 12:49 AM
標題:
關於layout連接
各位大大好
/ x6 U5 }1 i y$ X! }! p
我遇到了一個問題是有關於把兩個block連起來後,LVS卻遲遲無法通過(我有把兩個的vdd和gnd用metal連起來)
7 f# a0 C" t) f' e" r
個別把兩個做LVS是正常的 但接起來後卻一直跑出錯誤 更糟糕的是還不少 但都是一些頗怪的地方
Z9 h4 a2 W8 w5 p$ A+ I& s
譬如說 原本一個BLOCK跑過的地方去無緣無故出現錯誤 但線路是對的
2 W! E. d% T2 o5 z$ W! b
還有MOS找不到instance 實在是無法理解
作者:
skeepy
時間:
2009-8-4 08:10 AM
哪你是用只有兩個block連接netlist的嗎?subckt怎麼給的？
' z1 X; c+ H) e8 r8 v* k- M& N$ _) ^( B
數一下各別跑完的lvs report中device有哪些有幾個,跑兩個
+ |+ h0 v- l& W, X; z3 o
block時總共又是有多少device,跟netlist對一下哪邊多哪邊少
* D. P/ {& G H1 P4 t
.
作者:
laasong
時間:
2009-8-5 06:54 PM
我找到問題所在了 因為兩個block裡面都有名稱一樣的cell(一個是INV,另一個是inv)
7 R H) U7 F# O4 O) i2 k
難怪會有那種無解的錯 所以名稱也得特別小心阿 有了這種不小心之後 希望大家也能夠多注意囉
6 _2 h2 i) e2 N# _2 o/ [* W
名稱還是不要打一樣的好 呵呵
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2