Chip123 科技應用創新平台

標題: 關於layout連接 [打印本頁]

---

作者: laasong    時間: 2009-8-4 12:49 AM
標題: 關於layout連接
各位大大好
  c6 [  B  D& g+ m) ]# ?& x 我遇到了一個問題是有關於把兩個block連起來後,LVS卻遲遲無法通過(我有把兩個的vdd和gnd用metal連起來)
; G% f2 |  P7 t# }, r8 `7 v1 C* z個別把兩個做LVS是正常的 但接起來後卻一直跑出錯誤  更糟糕的是還不少  但都是一些頗怪的地方
5 H  _( V" m3 B  U& z譬如說  原本一個BLOCK跑過的地方去無緣無故出現錯誤  但線路是對的
$ e( T8 p$ g* E" u  W, l5 x還有MOS找不到instance  實在是無法理解

---

作者: skeepy    時間: 2009-8-4 08:10 AM
哪你是用只有兩個block連接netlist的嗎?subckt怎麼給的？
8 Z, f8 x9 g0 n! e* P1 E數一下各別跑完的lvs report中device有哪些有幾個,跑兩個
block時總共又是有多少device,跟netlist對一下哪邊多哪邊少
9 T: @) G/ b/ a/ T, U' W.

---

作者: laasong    時間: 2009-8-5 06:54 PM
我找到問題所在了  因為兩個block裡面都有名稱一樣的cell(一個是INV,另一個是inv)
+ {- v2 k9 T4 x+ A  h& n7 Z難怪會有那種無解的錯  所以名稱也得特別小心阿   有了這種不小心之後  希望大家也能夠多注意囉
# {" q$ x2 K8 r7 F9 i1 o名稱還是不要打一樣的好  呵呵

---

歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)

Powered by Discuz! X3.2