Chip123 科技應用創新平台

標題: 關於南科的邏輯分析儀Agilent 16903A [打印本頁]
作者: tshiu    時間: 2009-8-13 03:31 PM
標題: 關於南科的邏輯分析儀Agilent 16903A
請問若是我的flash adc的output buffer是使用open drain雙端輸出
6 F3 J, H" Y% A/ e+ Copen drain的外接電阻應該估計多少(100歐姆或是500歐姆). M2 G/ o; K! S4 F! q/ a
還有這台Agilent 16903A 可以判斷出差動訊號嗎?# p/ ^7 t, E9 a" o
以下儀器資料摘自CIC網頁
, }4 k1 y, c2 E" ILogic  Analyzer:  Agilent  16903A8 F9 }, |# O# \. b
Logic  analyzer  module:16760A
# o+ G; h; K" m# U! x2 K, {4 e% u# IChannels:  34
; a$ i  g0 {: B7 kMaximum  state  rate  (half  channel):  800MHz
* t; m  P3 A1 l9 f9 E- h1 |" f$ fMemory  depth:  64M" x" B7 U- Q1 x5 ]) ?: B! \: ], O
Maximum  date  rate:1.5  Gb/s
% X8 I6 ~; ^- G5 V5 e* WSupport  single-ended  and  differential  signals
5 ~( v# |5 q  }Pattern  generation  module:  16720A# ^% d; @7 ?2 Y' a
Channels:  48
# M' ^9 g& p2 ?' S! Y: W3 z; }Maximum  clock  (half  channel):  300MHz
9 D0 T1 ^: U  v4 z5 L) V8 a/ dMemory  depth:  8M
9 a2 \, u5 I9 _$ C2 sLogic  levels  supported:  1.8V,  2.5V,  3.3V
作者: tshiu    時間: 2009-8-21 10:04 AM
南科詢問的結果是可以使用open drain的差動輸出( {3 x7 }7 W% n% n% z( r
不過還是不懂為何論文上不用inverter而要用open drain當output buffer
作者: tshiu    時間: 2009-12-23 03:06 PM
請問有人知道模擬adc若使用matlab
3 H: u7 K) |$ z! m% ]要如何寫才可以使模擬結果接近量測的方式; y- w) m' S4 ^# Q0 q
因為我發現寫法不同結果差很多% F: J3 f& z2 Q7 X
取的點數不同也會差很大" n, K% Q) O  D
請問應該取多少點才算準確又有效率呢



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2