Chip123 科技應用創新平台

標題: PNP-B J T => LVS認不到... [打印本頁]
作者: layoutarthur824    時間: 2009-10-3 10:03 PM
標題: PNP-B J T => LVS認不到...
請教各位高手
# G6 E) }% c7 K製程: D35+ O& ~6 G" r1 d' n- g/ x
元件: PNP
" |6 G' j5 u5 M/ Q個別跑LVS時都可以過" y* T/ ?  |; _
可是兩顆放旁邊時LVS則不會過 有人可以幫我解決這個問題的嗎?2 g" y4 M5 x, o
雙方的B腳是接地端% i/ c& z7 w( b  k
另外也請解釋一下這是什麼原理 為什麼不可以這樣接
0 Z8 p; U+ W& g  q; Z: g我最後是想要實現底下的串接法~. p. z0 t' G# m  j: g$ P' i
感恩
" q- s7 Q6 f, X6 l4 b6 d) x0 K
- b  X/ Y9 d+ R- x/ X! G[ 本帖最後由 layoutarthur824 於 2009-10-3 10:14 PM 編輯 ]
作者: 2k62k62k6    時間: 2009-10-3 10:03 PM
提示: 作者被禁止或刪除 內容自動屏蔽
作者: layoutarthur824    時間: 2009-10-5 04:54 AM
標題: 這個是我提出的問題詳細說明
以上可能是我問題問的不是很清楚9 q: p6 b# L6 [. F
這個是我提出的問題詳細說明
* J  N3 ?8 n: `如副檔請各位高手幫個忙囉& t: t$ j+ l. n* }; f
謝謝
% }( s& K3 P5 g$ s4 R% s- _5 x+ h& x% N3 I) b( O
[ 本帖最後由 layoutarthur824 於 2009-10-5 04:55 AM 編輯 ]
作者: motofatfat    時間: 2009-10-5 09:52 AM
難以解的問題
# f  O7 S: H9 ]6 E) D有2個方向來看 , `1 T7 I. o3 Y( k7 N3 g/ [
一方面可能是 你的 netlist pin 腳 對應問題
% ^3 o8 G6 i$ y從圖看來 有箭頭ㄉ是 E  中間 橫線接地的 是 B 而另外一邊是C# B* f% w- S6 s# \- b& v' t
看看你ㄉ layout 與 netlist 是否市 這樣街ㄉ* j# ~( V2 N- H  F
由於P+ 會透過 P_SUB 連接 所以現在多用 一個 PSUB2  來區隔
3 l% Z8 ]. C2 T: Q- }# O' A* ]用N_WELL 隔離 也有 相同效果- k5 H6 I8 h" V1 G/ l4 u4 O6 |

' R  t3 B* c) {& M8 \一是  command file 你ㄉ BJT 是否有加 bjt dummy layer
2 D: I& a) X! F" y6 z如果沒有可能會形成 自然ㄉ BJT 導致 LVS error
作者: skeepy    時間: 2009-10-5 04:30 PM
CC是P+所以跟GND不可分,除非每一顆單獨ISO才能串接.
作者: layoutarthur824    時間: 2009-10-6 02:38 AM
標題: 回覆SKEEPY大大
除非每一顆單獨ISO才能串接.
( Y6 J9 m. B& j. k; {5 G) d你說的單獨ISO是指??- q! g( O9 E2 r( c9 D$ b2 a
D35串接PNP要怎樣才能單獨ISO呢?
作者: wiwi111    時間: 2009-10-6 09:46 AM
外圈的 psub(C0,C1) 電性上是只能接到gnd.除非你有twin well,也就是有Pwell 把C0,C1 端隔開(即ISO)才能都認到.
作者: 12345    時間: 2009-10-6 11:02 PM
一般製成都只有一塊地（sub),一般就是用psub2騙過LVS,那只是區分GROUND,實際上所有地都接一起(也就是0電位,透過sub都接在一起),不然ERC會有SOFT CONNECT ERROR4 v- ?( e7 I8 @( \
* |+ C8 P8 g+ u! {
你要那樣接LVS還是可認出來(要看command file怎寫的),但是會有ERC ERROR(SOFT CONNECT),實際上是接錯C0會透過SUB接到C1,若是蓋上PSUB2,LVS會對(騙過他),可是那顆IC做出來應該就不work了.
: M0 W$ n& C+ I3 y9 p
- e' O) N3 p- v, ~1 J* Y' i假如製成有NBL或DNW或twin well才能那樣接,也就是能割出獨立的PWELL,就是會圈一圈nWELL,在墊一層比較深的同type的well(NBL,DNW,twin well),這樣就會割出一塊獨立的PWELL( ISO PWELL)! E$ S* `& ?% s' C) h5 G- l( L+ Z/ y
& E2 A* `/ U' Y3 e" t! ^6 P/ d( Z
LAYOUT不是拿來就畫,文件看清楚,有空去看看剖面圖,command file.: R, [- }; R0 l" u; D/ Z
- R5 V7 k8 m( |7 I7 ~
[ 本帖最後由 12345 於 2009-10-6 11:38 PM 編輯 ]
作者: jian1712    時間: 2009-10-12 05:58 PM
是dbh035么，用DNWELL OR DEEPN 和nbl隔离起来，不然啥招都没用
作者: semico_ljj    時間: 2009-10-13 09:39 AM
没有单独的Well 隔离！
作者: moneling    時間: 2009-10-13 11:00 AM
原帖由 wiwi111 於 2009-10-6 09:46 AM 發表 9 ]6 P1 o; F, T) K# z
外圈的 psub(C0,C1) 電性上是只能接到gnd.除非你有twin well,也就是有Pwell 把C0,C1 端隔開(即ISO)才能都認到.

( \8 F. s. z; m) s7 Z9 v9 t0 e4 @, p4 P$ a
上面大大說的很對~簡單來講~ 你BJT選錯了~你不能用這種寄生的BJT來做串接使用~ 建議改用垂直的BJT
3 I, z: V6 c8 F6 b' K/ B5 ]/ z這種的BJT 它的 C 端一定都是接在 P-sub ~ 所以就layout 來看所有 BJT 的 C 端 都會接在 psub 上; n7 N4 X8 I) m3 W
你可以直接把你附的檔上的BJT剖面圖~都貼一起~ 你就會發現 P-sub 都是同一個區域 的, ; k( E( Z- R0 _; ^# \; ?; _, H" ?
誠如其它大大講的~ 不然你就得選那種製程是可以區分 p_sub 的 ~ 不然即使你使用 dummer layer 讓它認得到 ~ 最後還是不會工作的
作者: clarkhuang    時間: 2009-10-13 02:26 PM
小弟借由 此問題 回覆請各位前輩們看我的說法對嗎?7 `4 {4 c* B9 ]: j

5 L" L5 u$ O) h如果 上圖我在每個BJT上 都圍上 NTAP  是否可行呢??
2 l) s( w1 t* K6 V: Y+ n8 D$ N0 \4 `7 w% H3 j* P& g! ]
感謝
作者: jian1712    時間: 2009-10-13 04:23 PM
D35到底是哪家的工艺，我为什么上传不了图片，难道是我发帖太少了么
作者: fabc    時間: 2009-10-13 05:44 PM
C极只能跟psub等电位，需要单独的pbody,也许需要nbl给隔出来，这个在纯cmos工艺很难实现了，是你们的designer对工艺不够了解，让你受苦了，不过你的cross_section 画对了，怎么没看出那些C极是软连接短在一起的



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2