Chip123 科技應用創新平台
標題:
pn junction的esd如何畫比較好？
[打印本頁]
作者:
gyamwoo
時間:
2009-11-6 05:01 PM
標題:
pn junction的esd如何畫比較好？
我在課本中和同學有提到在訊號線上用兩個逆偏的diode可以當作esd的簡單的裝置。而且在layout中
4 ], u- D6 g' `2 z, u
也可以解 anttena rule的錯誤。其電路圖如下：
! v& P- C3 N% \8 n
K9 c0 ^0 A, N2 r
而我畫的layout圖如下：
9 R4 m5 \9 V7 [6 J8 A7 m
, Y$ P% e7 B u7 k: @" G9 ^
9 a: Y/ x& v1 |
我現在有個疑問。因為這個不是lvs會被認成二極體的，所以rcx抽出的postsim應該不會有這些diode。
& f6 W) `) c) J) R
我是想要知道在台積電的0.18um cmos製程中。這樣的pn接面其特性是如何？
3 S) p' P9 `! m' E& q
1.pn接面導通的電位多大？跟pn接面的面積有沒有關係
4 a' @ V1 _5 b- a& t r: I
2.導通電流多大？跟pn接面的面積有沒有關係
5 Y8 t; E6 p* D0 u, w5 U
3.逆偏崩潰電壓多大？跟pn接面的面積有沒有關係
: x0 g& d% j: Z( o N5 T3 J7 ?/ u+ y4 ~1 Q
) e! d! ?; e& a
拜託有人能給我一點指引，謝謝。
作者:
gyamwoo
時間:
2009-11-6 05:03 PM
補上
! t& s' e7 U1 s( T* q- J5 o
電路圖的連結：
x5 U3 c; O+ n$ B. |
% s* e6 {+ M) x7 h, Z
layout 圖的連結：
1 g+ z3 v2 W' `" d9 M! [
作者:
CHIP321
時間:
2009-11-13 11:32 PM
本帖最後由 CHIP321 於 2009-11-13 11:56 PM 編輯
+ n G. k- I5 C: ?/ A. k
7 V$ z2 p% U! }) M q& l6 Z3 g$ i
通常我们IO的ESD会选用fab提供的结构，尤其是数字部分，diode做ESD在效率上没有GGNMOS或者SCR结构高，
9 I% C8 @& `" s; d
通常会用在两个需要做简单隔离的 地或者电源 之间才会采用这样的结构，
: T4 C% C" K: a3 Q* g0 R6 S7 h4 N& D, k
击穿电压与面积无关，只与PN注入浓度相关，但是小尺寸，导通内阻大，能量耗散面积小，结构比较脆弱。
; T* r6 R, L/ @
具体VBR值手册会给出的，电流就很难说了，要参考HBM 模型来仿。
2 B/ f$ I# A. z1 z0 V* H u
两个管子size有同PAD面积一样的差不多应该可以zap到2k，cont的接触尽量均匀一致，可以参考ESD Circuits and devices - Steven H.Voldman
作者:
iamif520
時間:
2009-11-19 08:15 PM
怎麼都看不到圖片呢?
5 j! u+ M6 t! f# _6 r8 _& T
是沒回應嗎XD
作者:
ritafung
時間:
2009-11-20 09:32 PM
diode 是需要power clamp來配合的.而power clamp可以是GGNMOS, SCR, RCGTNMOS等.
$ w% m7 E+ O; u" G! S) V" L% ^, e
diode 的好處是面積少,對fine pitch的pad來說是非常好用的. 但是我們要注意diode 跟clamp的距離不能太遠!
0 B6 d* N( I2 Z+ e$ Q
diode 的通電能力是跟周界有關係的.而diode 的area是跟電容有關係的.所以,如果要針對high speed 的digital pin,diode 確實是很好的方案!
5 E1 \: u3 q2 ^+ E
. p; H2 M$ o' X% M, w! }* O
但你要千萬記得diode是不能單獨使用的,它的reverse breakdown 是非常差的!
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
, Y$ P% e7 B u7 k: @" G9 ^