Chip123 科技應用創新平台
標題:
layout LVS錯誤的問題?
[打印本頁]
作者:
kimi760712
時間:
2010-1-20 06:19 PM
標題:
layout LVS錯誤的問題?
請問一下我LAYOUT玩了跑LVS接線上應該是沒甚麼問題但是我的MOS都會出現"bad component subtype"的錯誤?
* m. D' d( z o, z) p/ m M
麻煩大家幫忙我除錯?
作者:
motofatfat
時間:
2010-1-20 07:08 PM
有可能是 type 名稱無法對準
% z6 c c1 Y( `, E* Z
例如 MP---> PM ; PD -- > PMOS3V
. O8 P8 l1 N9 D/ o# q C9 Y$ N0 h
把REPORT PO 上來
4 L( x/ C# \: ^
比較容易看出問題在哪
作者:
levis7119
時間:
2010-1-20 10:46 PM
"bad component subtype"如果我沒記錯的話,應該是說你的MOS形態錯誤
9 F$ Y* i/ B0 ~# q( f4 c" ?! K
5 Z5 A4 E: M2 {# H, o
你看看你的PMOS有沒圍上N-WELL,也是要看你用的製程有沒特殊的層
5 n( ] r! R# O6 l% O5 u: o
# p+ {! k8 v8 A2 B0 F# }
可能就是那伊曾你沒畫上所以你的MOS都認不到
作者:
wiwi111
時間:
2010-1-21 03:20 PM
多是出現在spi 和你command file 內MOS 的型式不同而造成,
- h; _1 B0 j# R; S/ Z! F* w* K' L0 t
檢查這兩個地方,改成相同即可
作者:
oric
時間:
2010-1-21 08:16 PM
應該是如同wiwi111所說的 你可能layout 上是畫 low Vth的NMOS 但是 netlist檔的NMOS命名是 nch
/ m: S# N0 |# M; o6 p' l! o# S1 J
再check一下吧~
作者:
agou
時間:
2010-1-22 05:55 AM
可能是比對的 netlist file 沒有將 nch 改為 n
4 A; _% K. n8 L- `0 t6 q
pch 改為 p
0 s' M4 g" P& K4 {: `
nch 、 pch 是跑hspice simulation用的,
. F/ w. G3 H& q/ n/ _" x* |* w
用於Calibre LVS 的netlist則要用 n 、p
3 _) f; S: @. S; q: b& j& b- y0 P
試試看！
作者:
fuwangwang98
時間:
2010-1-24 06:15 PM
对，，就是电路网表和版图生成网表 的模型不一样
作者:
glenray
時間:
2010-1-24 11:00 PM
試試看agou所說的方法應該可以解決
作者:
bruce8850
時間:
2010-1-25 10:56 PM
首先 先看一下你是用哪種製程
D" n1 J+ D8 b* I/ w, ^( ~2 w$ R& ]5 n
在看看哪裡需要改
2 i$ A* B; i- b4 ?" a+ S) Q
一般來說.35的話
$ j+ d" h" x0 _
PM要改成P
+ t+ D4 ]. @) I, `6 G& g& e$ ^
NM要改成N
作者:
hiyato
時間:
2010-1-26 10:57 AM
打開lvs的command file直接看MOS的定義，然後再做修改。
作者:
agou
時間:
2010-1-27 12:59 AM
不同家的定義的確是不一樣,
1 R0 i1 v, r+ t, S* k# _0 w0 X
cic 的和 tsmc 不同,
* y) j! L8 A0 c: [ T" m) e
看清楚吧~
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2