Chip123 科技應用創新平台
標題:
layout到快沒信心了~
[打印本頁]
作者:
ynru12
時間:
2010-1-31 11:04 PM
標題:
layout到快沒信心了~
最近接一個adc的案子，從去年的25日，弄到現在，都還沒弄好
# z: k/ I5 n! B( f" T" J
弄到現在光是看到layout，就很頭痛。雖然各個block都有，也都修改好了，但是當初做的人
9 s8 b- S# J) }1 A$ K$ m, ]
卻是東拆西拆的，雖然各block有8成的完好度，但是東拆西拆的電路，卻是雜散的，找地方放。
/ Y1 Y3 g3 Q5 q" y1 h1 l! T
弄到現在真的是越做越沒信心，心情越做越 down。更慘的是tapeout日子都快到了。
5 e, N4 `( N' n* O' |5 C
" J) d" F( H9 F+ t5 |
想請問一下，如果各位前輩們，如果接手的案子中，如果是像這樣子layout的各block只有八成的完好度的話
# D2 t, h A6 d% A$ B; r
你們會怎樣做?? 整個floor plan的擺放位置，跟前一個adc又不同的話，你們又會怎處理??
作者:
wiwi111
時間:
2010-2-1 01:41 AM
1散的block 重做會比較快,不然你trace 出電路時時間就會花很久.
[& C* x' m: m! P, i. J7 n. g
2做出後再給designer PEX 去post-sim 就可以.
作者:
小朱仔
時間:
2010-2-1 02:36 PM
接別人的如果電路小我會重新Layout
( B1 L+ ^9 K, o& i
如果是大電路那只好硬著頭皮做囉~~
+ J: s- }" K5 J9 ?! g
3 v! |! b( j5 V. p0 y- {& O
加油~~
作者:
Helena67
時間:
2010-2-4 02:17 PM
回復
1#
ynru12
, T: f; Y( b2 A2 j# `
) {/ Z7 u' L4 }0 x; U0 |
& ^, H0 { l- F" _8 x( \
Hello~我可以了解你的感受~但是請您加油支持下去~等到結束後~你的能力會更上一成的~努力會有代價的~我前年也有碰到類似的問題~那時以為自己快撐不下去了~還好我師傅有在旁邊~我們就一邊做一邊"暗"
% Y% ]! c% o6 e# v! f
的做完~做完後~真的覺得有跟以前的自己不同~現在我雖然不是很厲害~但是~加油~咬著牙~撐過~加油喔~
作者:
bbgangan
時間:
2010-2-7 02:32 PM
回復
1#
ynru12
" s* E9 V( E3 V5 B% D S0 |
3 {' S) X7 @( C; `. M
加油阿! 撐過去就開心了!!
作者:
zg8312
時間:
2010-2-8 03:15 PM
一定要有耐心，总会过去的。平静的心最重要！
作者:
jkchien
時間:
2010-2-18 06:32 PM
回復
1#
ynru12
, S! A7 T# c. I! K* g
3 T! Y) z" R L
" o! F# F' z5 p; ^
佈局工作就是要具備靠自己去完成的能力和觀念，從專案規劃、floor plan、執行佈局工作、whole chip routing & verify。如果有他人幫忙也要盡可能自己完成才會有真正的體驗。
2 | a! i( \9 _9 u0 m9 Z
承接案子有兩種，一種是完整專案晶片，你可以憑藉經驗和電路設計觀念去做好floor plan，再開始你的佈局。另外一種是承攬外包案，客戶會給予舊的參考檔案，也許會提供floor plan
: r' j% t; W+ o+ P' T9 o
你只須做好佈局即可。
- C) J7 P% N# Q
但是大多數的案子都需要進行佈局最佳化，以期獲得較小的佈局面積來降低成本，所以會將大部分的重要電路集中佈局，比較不重要的電路就會拆開找空間放。大部分Fully Layout會是如此。要知道電路如何拆解就需要了解電路設計，可惜大部分的Layout engineers 欠缺電路設計觀念，甚至對製程技術也非常陌生，因此只是按照過去或是別人的圖形參考與複製。當遇到不同電路和floor plan時就會漫無目標，並且想要用抄襲方式去進行佈局，如此就會需要了解哪些電路被切割移動到其他地方，這會讓你花非常多的時間在了解他人的佈局，因此進度嚴重落後降低工作效率，在時間壓力下，會覺得無力感。
6 w+ _9 g+ W0 @: B: u
Y; G, _* b# V4 {# d" H/ F, v& H
這樣看來似乎是承接專業能力與經驗不足以解決的案子，這是成長的機會，可以藉由他人的協助，自修或是進修，建議找專案經驗豐富的人協助，並且瞭解佈局設計原理
0 Q( N3 l5 f3 H+ ^& _
切記！年資不等同於經驗，有些人做了很長的時間卻僅有個位數的專案經驗，有些人速度快，短短幾年就有幾十顆佈局專案經驗，佈局最不好的行為就是對著螢幕發呆，如果工作是沒有章法，那麼就會亂成一團。
4 ?$ c3 b& L4 n# s6 f
7 V4 Z& ^& V& V: L3 a7 d
ADC是很簡單的電路元件，應該不需要10個工作日就可以完成，如果有空可以用原電路圖，進行不同條件的佈局，就可以累積更多經驗
3 t* g' y- C6 H
也請小心ADC有位元的問題，只要沒有處理好佈局，恐怕會有1~2位元無法正常動作。
, t( @6 |: `; F& _& [
( Y) j- D. x/ s* _* v& M9 i
簡老師
作者:
semico_ljj
時間:
2010-2-26 09:21 AM
分享的不错。。。
作者:
childebaby
時間:
2010-2-27 01:41 AM
這個分享 很實在 ...
0 u# k$ p) g% n* |. J" b7 p7 \
"佈局工作就是要具備靠自己去完成的能力和觀念，從專案規劃、floor plan、執行佈局工作、whole chip routing & verify"
作者:
jacky_123
時間:
2010-3-3 10:36 AM
加油!撐過就是你的~經驗是靠typeout的多寡.
作者:
cooky0818
時間:
2010-3-4 04:37 PM
本帖最後由 cooky0818 於 2010-3-4 04:38 PM 編輯
X8 |2 E) e# {4 m4 g2 H! @
# _3 U4 F+ }2 i" O. k
加油!撐過去喔...
+ C, ^8 t7 O2 k0 z8 Y4 J6 e
& ]1 `& g1 g, O0 I
layout常常會遇到修改其他人的block
" @( u: f7 U! M2 N/ _9 K7 n# |
" u3 I5 D5 v/ Z; M3 P
定下心來...一件一件事情分開處理....
+ d# }( u/ N- e6 W, h. S
5 N5 s8 a, H* o4 T3 C! K
加油...
作者:
yuya
時間:
2010-3-18 11:07 PM
我現在也是新手菜鳥~
2 H; z* X. k. Y) H/ }
現在都是接修改的IP居多,
) a. N: S5 B% b' ^) A& H
現在就遇到散的~要修改又要新增device~
( U% l& L$ S: k5 x# J" o' S
呼~只能靜下心來了解他的電路分布再進行下一步嚕~
9 I6 ^) a) W; s4 A+ U
現在的我正在努理累積經驗中!!
: C) C* M5 q7 S0 L- a- v% K! K
希望哪天能讀當ㄧ面嚕!!
作者:
yuany
時間:
2010-3-19 08:54 AM
本帖最後由 yuany 於 2010-3-19 08:58 AM 編輯
# K* k( [0 Q& s( G5 O
, S- C( }1 Z9 i
关键是你的心态问题啦~~~
# D3 G1 g% D4 u4 O+ R* d6 Z
在连线的时候不要想太多~~也不要去想什么时候tapout
6 n- Y8 [4 K& v+ o" i3 n, j
因为你想的越多，浪费的时间也越多~~
; S$ p# P3 z$ D7 e( b i
7 y ~/ @; o' J, }
另外开心你也得画完,不开心你也得画完，你觉得怎么选择会好一点呢！
作者:
freeson
時間:
2010-3-20 10:58 PM
加油加油! 先從subckt開始...從小的部分驗證...做一些DRC/LVS先求對~ 再去壓一些面積或效能去求好!
" g! w7 @/ s+ Q
相信一定能慢慢做完whole chip! ^^"
作者:
bernie820
時間:
2010-4-7 08:07 PM
如果是我
7 s6 ]" f k# e2 e
1 F: E5 E+ @6 D( R" E( y& E
我會先把原始的佈局看一次
% Q( i& J! w ^* L* t0 W* _7 g
% g& V' O$ S3 Q6 b n1 Z' p
然後重lay!
5 q" [7 \. a, @& V% D
, O* N5 u; j9 h( j- `- b
因為不是自己畫的
7 X. x; c( \' ~5 b- z" W; [. o8 H
會很沒有感覺...
7 }( [" I' y: O; | e; v8 \
只會越做越糟!
$ r1 f4 Y, G* Y$ u- E* i9 A: Q
然後就是浪費時間!
2 B- o, Y8 G: J" }- ?; O
最後還弄錯!
: t" f$ V* k( m6 N& J9 a7 p
1 p1 i |5 h4 _# N! {* B
不如一次搞好
, K7 D; G% ^9 ^! g# D
自己重來
+ y3 ?$ _" p, ?% i' W( o" H
這樣一來
9 q; `( N* s7 W* E0 {+ H# c+ E
就算rd要改善電路
; o% n2 E4 M$ r' u
你也可以馬上知道改何處!
作者:
bigputin9527
時間:
2010-4-22 06:31 AM
真的 最近接觸到的都是修改block 本來也有點不知所措
- {$ p6 \2 @$ K1 W3 Q6 g
. u1 w+ _) \+ n: x
看了大家的建議 希望我也能馬上進入狀況
作者:
592gigi
時間:
2010-5-21 11:11 AM
大家一起加油吧，我感觉静下心来就好了
作者:
qdicc
時間:
2010-5-23 08:36 PM
淡定。淡定。淡定。淡定。淡定。淡定。
作者:
A52030999
時間:
2010-5-26 01:57 PM
先RUN各個BLOCK...看缺那些~
1 \; { V. n9 ^0 v! R
若槁不出頭緒就把整顆CHIP丟下去RUN...
作者:
ad65b
時間:
2010-5-28 01:21 AM
恩 最近也在學layout 想到頭腦快爆炸了
; l, q) N$ Q4 U3 _0 h# s" ^" P. E0 F( [
. [) A& w6 S6 Q$ a2 K+ }4 d
加油吧
作者:
Dorara
時間:
2010-12-28 10:55 AM
回復
7#
jkchien
9 z5 c, h x* Y) }" `( ~7 J! O
7 p0 U s4 n* V- G
9 x& o5 n/ z5 Q' n
感謝回覆,使我的觀念更加清晰了~謝謝
作者:
瓦片小屋
時間:
2011-1-20 03:10 PM
回復
7#
jkchien
2 Q0 ?* ^' k, y0 T0 P
5 g. }9 z( S# L, ^% U6 w
. c- C6 d3 G2 y( c1 O2 y
这位仁兄说的很好，
作者:
telehor
時間:
2011-2-13 01:01 PM
加油阿! 撐過去就開心了!!
作者:
terriours
時間:
2011-2-15 04:50 PM
我以前也总是遇到这样的事情，因为我是做top的。在tapeout的时候时间很紧，但是又有很多模块还都不完全，我的解决办法是这样的：
) O9 _% O) D' k. C
第一步：我会把每个底层的BLOCK做一次DRC和LVS，这里要有耐心，不能急躁。每个模块过了开始第二步；
. m5 u' A7 D& z/ D" U* a
第二步：将每个模块按照既定的floorplan拼到top，做一遍DRC，DRC 过了开始顶层的布线，这一步结束后开始做最后的top的DRC，LVS。
% v, V d& H( H3 V1 J( f! K9 g
总之我觉得layout本来就是一份考验耐心的工作，不妨把复杂的工作分成很多小的步骤，我们按部就班、有条不紊的去完成，这样就不会觉得太累。
$ g6 A$ k, ~- H6 r- R! U
希望能缓解你的压力，让你重拾信心。
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
