Chip123 科技應用創新平台

標題: 關於ECC-Decoder的效能測試.... [打印本頁]
作者: rockmen40    時間: 2010-3-19 03:03 PM
標題: 關於ECC-Decoder的效能測試....
想請問板上的高手，要如何利用軟體「有效率地」對ECC-Deocder做效能的Pre-sim呢？
9 e5 |: J+ f/ V1 T- U
7 o- Z5 M/ g$ X0 E- V$ K- f) y) {目前我的ECC-Decoder是用Cadence畫出整體電路，由於測試效能必須將「大量的」輸入資料跟解碼結果做比對，因此測試的時間是一個很大的問題。
/ E! m  `- ]) [5 G2 Y
8 o, P3 y6 e7 e3 W1 N7 W+ ~手邊目前所擁有的資源是：9 J9 S4 K! U% q& Y3 `; Y+ {+ j
- H& G  K3 ]" N
1.使用Cadence畫好電路的ECC-Decoder。
) D$ c. l4 d3 v4 o/ l# G3 q3 L2.模擬通道雜訊，並且可以產生好幾筆輸入的C語言程式。" F4 L! g, W  h/ i: n
3.已知如何使用MATLAB畫出ECC-Decoder效能圖(只要有輸入and輸出資料即可)。( Z. v3 t0 Z# L- e- O: e
7 K/ p. ^% V3 s
希望有請板上的高手為小弟解答，謝謝！
! O; E1 T, q% ~, [0 p% @# g) n6 h( Q: }9 ~. A

0 I; ~0 O" q6 w! H! T, S5 aP.S.順帶一提，一次測試至少要輸入好幾百萬筆的資料。



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2