Chip123 科技應用創新平台

標題: 2010 CIC比賽之後 想知道正確的電容畫法 [打印本頁]
作者: lunarsama    時間: 2010-4-2 01:42 AM
標題: 2010 CIC比賽之後 想知道正確的電容畫法
3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=& r9 W1 O5 J9 k. S& k
然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
" `; W9 U1 g# D所以想請教各位先進 正確的電容該如何畫 # ?" v" _3 s  f. e0 O- J3 l% H
話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容
0 v1 w' H3 D/ G  r7 d8 ^/ d
  d! T! Z. N6 y我附上我最後的布局圖 請各位多指教 ) |; ?9 s! [  U" B. X
[attach]9218[/attach]
作者: motofatfat    時間: 2010-4-2 10:34 AM
電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他
# X  A5 T1 `$ V- t( z
0 p; q3 W8 D* l8 ^爬一下文 應該有相關資料% S5 ^/ X' s) }* r8 Y1 ]
) u3 q2 |$ `3 L3 l2 n+ m1 Y' F' f
面積 X 參數值 = 電容值  (參數值 通常design rule 有)
作者: lunarsama    時間: 2010-4-2 06:15 PM
我看CIC給的講義是講2M+CTM
& [% f. _5 q- t9 H* Z所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣/ ], ]" ]2 ]% d3 B/ m7 n" B
可是LVS卻說這電容短路..所以我不知道我少哪些東西& s& }# m$ r; Z$ n  g
這是RULE給的電容值算法% F# \- S3 j. m0 d7 L- Q  B6 \7 h, ]
Ca = 1e-3         // F/M^2) n$ k$ r, z" X  A
Cf = 7.5e-11      // F/M+ F" r* Y% M* @2 P+ h$ v
C = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)
" s8 P' T- b/ I$ x0 p9 F- B
, w7 o8 S  T' x$ X3 q5 @% b論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..
作者: bernie820    時間: 2010-4-3 10:42 AM
請問你是大學部f組(可程式規劃@@?忘了)的吧!
* t" s  t1 h3 R2 u
9 l, a6 C; A0 A+ h2 ^+ _6 h: B我大概有看過題目但我不是參賽者!
3 i  \3 l4 S7 P  f8 ?9 X: _$ I* l) c/ j; G
電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)- y9 l3 D) u# B3 l# D
. A6 ?' t* w: h1 f! y% M1 T7 i
數位積體電路可以用mos來等效一顆電容4 d) V+ r! D) P5 a& c' P) z8 b

/ l* a( U2 O0 O; l9 z$ v7 r* z也就是將s和d極短路而g極連接出去
/ A: ~- X& u9 |# F, r/ f9 o9 ?4 t
這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容
* I: a. O0 K7 E4 i
3 ]% G" Y. i! ]7 ^w/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值
8 s, D( P, U8 M4 A% U
2 J, W2 T$ o: E# J不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!
7 D$ K$ @% v( m6 ]1 H; U" }
  R( [# t; V8 N# t$ v' @/ U當然~mos也可以等效成電組^^
作者: lunarsama    時間: 2010-4-3 03:41 PM
我是大學類全客戶設計組3 F* J! ^7 R% Q- e. r, U
看到樓上的回答 馬上遠端到學校LAY 8 V* ~" f3 e5 w! K3 X! W
畫好發現我Netlist要怎麼指那個MOS是電容
6 R  V# a1 W, l' X- v) r然後看一下LVS的RULE只有一行定義電容名字
( K* V6 p) g6 y! F+ @c. MIM Capacitor :' W8 u2 G- Y0 S0 V/ k; ~" I3 r6 }
  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
8 i9 F1 B% W/ o3 z5 D就沒了3 K( G. y* H) f! c, }+ P' @
所以好像沒辦法把MOS當電容
$ _1 s0 u4 m( P: ], t順便附上我看講義上的電容畫法是否正確) U: @5 r. W0 H1 \! K5 j
[attach]9223[/attach]
作者: bernie820    時間: 2010-4-4 10:20 AM
當然可以當電容呀...
& z  e1 }% j1 A/ p; u9 @在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容4 \$ O3 W- }2 T/ ~
否則lvs決對過不了!!(電腦是很笨的). l1 x5 W. c1 _4 ~
不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦). @7 {6 u, q) F$ P* h
因為一顆電容就可以遠大於你所有邏輯電路的面積
& d# Z4 |+ ?- _5 h; \- D* }: s不過我沒看到電路
& J! O- ?) [5 V' r* K. Z( d; x所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)
' ^7 j4 M* n% t* N- L
7 ?+ z/ A7 }5 W) Z. |- J# b若你用平行板的電容外圍要加保護環!!3 o3 c0 G9 a$ [% @

/ ^' J+ L- `  k4 K" O/ G2 _我看了一下圖示那應該就是說用金屬層(M)兩層! A' ~/ r. ~0 y8 O& O
金屬層四邊要去角避免電荷積聚- a6 m+ y2 {  J. a; ?: d
然後想像一下電容的樣子6 j! F& B$ ?3 n  P$ T1 s$ W9 ?
一定會有接點接出去
4 Y/ N! q  q3 Y4 y$ j& _* O所以或用via 或contact接出去  }. ?- h; R! d7 l. p9 B& e: C% K% g
但最大問題一定是w/l 要去算一下
  d* Z( x" k+ W, ]8 r4 ?0 q
9 T5 \' M1 Q) z  W' W. J+ b5 p你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
; x4 o  K3 d: I: G  |+ n, t通常會有一些些些誤差!(很難完全準)
/ L* b) F" I0 b. _3 G5 v( w- s# S; e& @+ D
打的好累= =zzz+ S: o* L2 p: M! Y
多去網路上看看吧~
2 q2 ~7 `; T! V% [1 G! L  W製程文件也一定有教
作者: lunarsama    時間: 2010-4-6 01:04 AM
本帖最後由 lunarsama 於 2010-4-6 01:08 AM 編輯 6 _. }8 e5 O" o) ^, ]' Z

2 f7 x$ u4 `- z清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
6 |$ A9 [  d, @& d; O# k星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺 5 c% ^% b  t2 A. w) h2 z6 \
星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
& h+ c+ \8 p% c, R* n索性做一個試算表好了 也比較好找電容值
. m4 o% ]# H0 W9 I做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
+ K. o, F) B- T6 K) q6 z9 |3 m反正DRC/LVS過就好啦 : f  F1 B/ b) q+ @2 n
樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用# Z- _4 b2 [' z; j  O1 V; Y
cadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容$ _) E& Z8 ?: X+ X7 G2 m
MOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向% M- N# t( B4 W% L
& N5 Z& V8 K( C; \6 F, }
不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數 , j3 i6 r0 P1 f% ?
[attach]9225[/attach]  r' y( m, Q  ~/ Y
最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確! u" B6 \' U4 n; x! D; ~# f
[attach]9226[/attach]
- \) S' N/ r/ r& m3 w順便把CIC電容表貼出來吧 看有沒有要吧 0 q0 {/ R7 \( S& Y, @! @
[attach]9227[/attach]
作者: bernie820    時間: 2010-4-6 01:37 PM
一起多研究吧^___^. v1 G$ y' r6 p/ Q
  w" F+ y3 z4 x+ F; \8 A1 g
不過看你得電路畫法
  |+ x7 K# F5 H- Z; l
, G9 @9 X8 X2 |- n8 ^感覺像是數位電路5 y9 }% q3 K3 O' u& o0 \. ?7 t$ @
  y6 u5 W, Q) @5 N- u* L+ n
p在上n在下
" F* ^* W, _8 i' t
4 m+ V5 {' s' q- T呵!
作者: yuany    時間: 2010-4-7 05:36 PM
都说是电容啦。。那也得看上去像电容啊* y+ W0 k5 Z4 B- W- W: h
画两个大的MOS管就好啦 fingers＝24 O' L% D( ^: E; i& z
比你那样好看多了4 ?( n' F2 M/ }0 M8 q6 c; O
: p. `, p/ p7 r9 D
作者: lunarsama    時間: 2010-4-8 12:45 AM
我有去問碩士的學長
$ }. M! V/ ?# {2 s他說今年CIC的design rule 只有MIM的電容規則裡
4 `! }/ w" F2 i) l+ I' F  V其他種類電容都沒在design rule裡面
4 f3 ~" A/ G8 X所以其他方法都無法通過驗證
作者: bernie820    時間: 2010-4-8 05:42 PM
嗯...Metal-Insulator-Metal喔
& {; |; k: V) u! X; ^5 V0 d0 P( E; c那就很有可能!!!8 R7 W" J, w6 F# z6 C

; C; M  }) r) o, p' U! _你說的design rule 過不了( A& g1 I6 n% d1 n/ S8 f6 T+ f
我想你是說在cadence 中是用MIM電容
% o! y2 \' |$ n) i但佈局卻是用MOS等效電容
- H, K1 ?; y4 M; G0 ?2 v( o7 K  y& x
這樣是一定沒辦法過的!!
! z  h3 X' v6 ?2 v$ }
7 a. Q' l+ u& E但是...如果在cadence中就用mos等效電容
% c- G* p7 w4 w' c, [$ g% {3 g那這樣還是可以過的!!
作者: chriskomh    時間: 2010-5-10 11:25 PM
類比元件的電容好像很難畫....
6 k$ l0 r* b  i3 }% l那個老師說用叫的...是要怎麼叫阿...
7 N. \9 F% _' ]' ?1 \0 C" F該不會是叫一個NMOS或PMOS$ \1 w: T+ w7 ]% p* p0 C
然後再把S端D端相接7 I& c2 M. q' [8 l
在去算他的L、W、Cox?
作者: egg    時間: 2010-5-19 10:38 PM
回復 3# lunarsama
- P' Y% F& T* `1 _  W
" j( A/ z9 c5 \5 r+ X8 I
8 T. ]  s. ~* E    請問您這次比賽所使用的process是...# q  h/ M& x" V$ L2 f3 W5 |
如果可能的話可以寄LVS command file給我
0 h* f2 P6 a" w6 U2 ^3 j我幫您看看是哪邊出問題



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2