Chip123 科技應用創新平台

標題: 關於用MOS做的電容 [打印本頁]
作者: tommy01    時間: 2010-4-12 09:25 AM
標題: 關於用MOS做的電容
會先把S,D端相連,要形成電容必須有上下極版及中間介質
) _0 I. Z5 |2 W$ y: w若是NMOS電容:上極版是G端,中間介質是薄氧化層,下極版是P-sub嗎?
作者: motofatfat    時間: 2010-4-12 11:00 AM
下極版是P-sub嗎?9 \( v% K! v! h! ?' B0 `
應該不是 下極版應該是 薄氧化層
5 E' c' _. N/ p5 ^9 M8 FS, D 相連就變同一塊ㄌ
作者: tommy01    時間: 2010-4-12 11:44 AM
我剛有再去翻書看一下
2 p7 y2 y; T0 y$ j下極版好像是通道6 f4 o1 D0 V5 q/ \
而薄氧化層是型成電容之間的介質
' c4 p" g7 C- ^) c7 L表示要做MOS電容,上極版電壓要比S,D電壓高出Vth
- F' e5 `& r0 G; p才能做出嗎???
作者: bernie820    時間: 2010-4-12 06:28 PM
不是p_sub喔!!
9 S; I- c; ^$ p8 E5 t/ F/ \' u3 o, k9 ]3 M# p4 s9 Y
是通道形成後和上面的絕緣處形成一空間2 S: g! @1 N9 ]7 H7 _0 h0 `* p, t

: i3 j& M0 {/ k就如同電容一樣!!
作者: tommy01    時間: 2010-4-12 08:41 PM
再請問一下# ]& e, h- C. C
若是跟通道形成的,不是會有三種情形
: ]8 G; W: c: H4 M1,通道未型成時
8 v4 P" ~7 H# y) V% Z2,三極管區( @6 f* t9 V4 ~. J, n8 `
3,飽和區
: R  p6 \* e% Z0 |9 ~6 b此三種的L好像都不一樣?
作者: yuany    時間: 2010-4-13 09:33 AM
过来看看~~~学习一下
作者: dizzy    時間: 2010-4-15 12:05 PM
如果接在G上面的訊號電壓大于Vth時，NMOS工作在飽和區! v+ q0 O4 |+ z* \8 i
這個時候下極板應該是gate下方的反型層吧
作者: L_ju    時間: 2010-4-15 09:07 PM
[attach]9341[/attach]1 T0 L4 |5 Q) Z
mos电容显出较强的电压控制特性，图显示的是nmos作为电容世道容值曲线图，当gate相对于衬底为负电压的时候，多子被吸引到上面（氧化层下）形成积累层，在积累区工作状态下的nmos电容容值只有氧化层电介质决定，,(注：其实就是由两极板间的电解质面积和电学性质决定的，这就是本征电容C本)# r, m, y+ t& A! k- v
当gate相对于衬底正电压时，多子被排斥开表面，耗尽层形成了，随着电压差的加大，耗尽区越宽，容值也降低，一直到电压差等于阈值电压时，少子会被吸引到表面形成反型层，随着电压差的进一步增大，仅仅增加的是少子的浓度，而不会增加耗尽层的宽度，容值等于C本的20％左右。4 I0 b% ^. |* N" P) E7 a
以上分析仅仅是s和d diffusion 不存在或者没被连接到衬底的情况，如果s和d 存在并且连到衬底，那么这个mos电容就有点复杂了，一旦强反型形成，一个导电通道short了s和d，这个通道变成了电容的下极板，容值又升到和C本 一样大了。, R- A9 A, a1 y
Mos电容一般应该设计让他工作在远离阈值电压中心以外，如果device工作在积累区，没必要接s和d diffusion，如果device工作在反型区，想达到满电容就必须把它们和衬底连一起，
作者: tommy01    時間: 2010-4-15 10:41 PM
謝謝這位大大的解說,還有付圖片,讓我更了解了
作者: iamif520    時間: 2010-4-16 02:14 PM
Good job~ Nice talking~ thank you~
作者: L_ju    時間: 2010-4-16 09:03 PM
所以做mos电容应该一端接poly,另一端接source-drain-pickup这3点就保险了,这样就得到如图中所示的"v"型曲线,如不接source-drain,就是如图所示的"Z"型曲线.
作者: dysyase    時間: 2010-4-18 11:44 PM
但是~這種電容~不會很吃製程嗎~~~如果製程飄移的話~不就趴了~~. r4 i) q& j1 R- R' O9 G" D
所以~需要準確的電容時~~還是可以用嗎~~
作者: pph_cq    時間: 2010-5-5 10:05 AM
如果一端接poly，另一端接source-drain（没有和pickup接在一起），会是什么情况，会有满电容吗？
作者: shmiyi    時間: 2010-5-7 10:47 PM
用GATE和DIFF之間的通道作電容特性用
作者: chriskomh    時間: 2010-5-10 11:44 PM
這種用N/PMOS做的電容好像誤差比較大0 g6 i' `( h& D" o1 \* F4 ]
小弟在這篇也了解不少事情XD
作者: semico_ljj    時間: 2010-5-11 08:56 AM
下极板是反型层或者是积累层！
作者: semico_ljj    時間: 2010-5-11 08:57 AM
也就是说MOS Cap 不是工作在耗尽区就是积累区！
作者: ma530214    時間: 2019-1-25 09:01 AM
過來看看~~~學習一下undefined
2 v8 l2 h0 x" R- G
作者: 111222ak    時間: 2019-2-11 05:36 PM
過來看看~~~學習一下
( l. u* Q; z# ]4 U, d



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2