Chip123 科技應用創新平台
標題:
關於下線的問題
[打印本頁]
作者:
levimax520
時間:
2010-5-13 05:52 PM
標題:
關於下線的問題
近期可能要下教育性晶片，但是看到教育性申請須知與說明上頭寫了一段話
7 W s) f, l9 g3 {0 ~# R/ a: i
' T& L! Y! R; ?$ ~) P. Q8 F. g/ E2 l
6. 繳交檔案及資料：
8 H7 v+ C0 S/ T! p" s3 t, n" [
申請人必須於申請截止日P.M.17:00前完成下列1) 至3)項，繳交資料不全者、逾期者皆不受理。
' k$ F8 W5 h! y+ d2 L9 j, D
1) 請ftp 技術資料：
" N( K" A F" q) e* Q
[1] 佈局檔
( n$ g Z8 {% O4 v; W) m$ s
[2] 佈局驗證結果檔(DRC、LVS或Apollo驗證結果檔)
4 y2 Y' |( j( m
[3] Tapeout Review Form。
' N: n# {' C1 e8 `" Q2 d8 ~- y. `
註1：不可使用cell library。
4 _" J. h) ?9 A5 a# g9 {
註2：佈局檔案上傳完後請上傳「OK」檔，以檢查上傳佈局檔是否無誤，並至晶片上傳檢查系統網
$ W; s8 @# a/ f1 I! E' Y- a
頁: “http://www2.cic.org.tw/~shuttle/chipworks/ ”以確認申請是否成功(若網頁上無其上傳資訊者,
% w+ k/ p5 f( ]7 h
視同無申請)。
: {# v& V: s* g) }
0 }# Z8 k2 Q9 r7 U
紅色的部分還不太懂它的意思，是說不能用tf檔裡面的cell，還是連自己畫的cell都不能叫出來用?
b" g6 ]4 v3 r# S
麻煩幫我解答....
作者:
levimax520
時間:
2010-5-14 11:47 AM
前輩可以幫忙解答嗎
' m6 [$ q* D# | o9 L; S2 X) C
8 m) k5 n4 P' Q8 o/ Q% d5 {
真的很急...
作者:
e75725
時間:
2010-5-14 07:05 PM
是指不能用標準元件庫 (Standard Cell Library)
' N+ X9 H) B% g0 D" d
用全客戶方式去下線就對了
作者:
shangyi
時間:
2010-5-14 07:28 PM
意思就是所有電路 包括邏輯閘都要自己畫就是了
) G! P2 {8 B; O; B5 o% L
full customs bottom up design
作者:
levimax520
時間:
2010-5-14 08:39 PM
非常感謝~~~~你們的解答
0 f/ M- ?6 J0 T+ s h% _
6 i, V) @1 T- `2 Q5 \9 W
那自己畫的CELL可以叫出來用嗎?
作者:
shangyi
時間:
2010-5-15 12:49 AM
自己畫的當然可以
x- a, B" c$ e4 x' B# I1 S4 O) v
它的cell是指 CIC 或TSMC幫你做好的cell
/ @, \% w# D$ T! q
因為是教育性晶片...chip size跟gate counts 都不會太大
; j3 B% ~- N! ^! d, B% e
所以他希望學生全都自己動手
' k* q$ C( i; w; f; B9 X* Y! M
PADs 則可以使用TSMC或工研院提供的cell
. F3 M4 m) S2 G* c2 h6 j! F0 Q
只是不能違反它的命名規則
8 J& {% i+ `: J1 s* Q! o$ Q
前瞻性晶片就可使用cell library 而且面積沒限制
作者:
levimax520
時間:
2010-5-15 01:48 AM
回復
6#
shangyi
7 `5 {* b# E. m$ j% m. G8 N4 ~
: @7 A5 |/ u4 p
恩~我了解了~~~非常感謝前輩的指導
作者:
jacky_123
時間:
2010-5-19 05:14 PM
原來是這樣~~了解 又多學一件事
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2