Chip123 科技應用創新平台
標題:
請教設計OP的一些問題!!
[打印本頁]
作者:
imch543
時間:
2010-6-8 01:04 AM
標題:
請教設計OP的一些問題!!
[attach]9908[/attach]各位賢拜:
5 L2 k3 R0 U- g' R: {
我是進入類比IC設計這領域的新手，不好意思問一些基礎的設計OP問題
% s5 K( J. N4 F, i! x# F
我已看了關於Allen的書OP的設計。還是有一些設計瓶頸很難突破，讓自己不知如何下手開始設計!!
b/ w- i0 J2 Z8 d
關於Allen書上的例題，他都是先已經給予一些已知設計規格，所以從解答照著步驟看下來很順。但是當我們自己拿起電路要設計起two-stage op時，卻因為沒有已知規格 如:SR,ICMR等。所以書上它所帶入的一些公式，卻卡住。
2 b4 _' O2 g% l
如果以小弟所附上的two-stage電路圖為例子(Vthn=0.6V ,Vthp=-0.8V)，請問一下問題。
: c- O- k( v8 l4 j" u# I7 d
問題1:想請問ICMR(也就是Vinmax,Vinmin)要怎麼決定出??
& P* O8 W8 V- z- J# a, F# `: ?- p
我的想法是這樣，不知道是對或錯?
+ R/ d5 b# p2 r5 q' F4 b5 C; G- s# G
(1)Vin-(VDD-VSD5(sat))<Vtp 與(2)VIN-(VSS+VGS3)>Vtp來決定出。
" M. n" s7 s7 r* z
但目前問題卡住的地方就是如何知道 VSD(sat)與VGS3的值是多少??
; U" V8 v5 [2 S5 f5 Y F2 e
我目前是想說VGS3>0.7所以VGS3取0.8V，而VSD5(sat)=<VSG5+Vthp而VGS5<Vthp，所以VGS5取-0.9V,
y4 S1 v) k% z# O& _8 _
所以就是VSD5(S)=<0.9-0.8,所以VSD5(sat)取0.1V，不知道這樣對不對????
5 U4 j) ?3 O' q( l' C# @6 R
(2)Vout的範圍是要如何決定出???
3 C& l8 a# p, e
(3)書中有到一句話,我看的不是很懂,即"如果不知道扭轉速率(SR)的大小,我們可以根據穩定時間(Settling Time)來決定SR的值,這個值大約為穩定時間的十倍快, 並假設輸出扭轉為供應的一半"??
$ U) ?0 q" Q5 ?! [1 C
意思是說1.Settling Time=1us,則SR=0.1us嗎??(SR單位不是V/us) 感覺怪怪的。
! Z2 ?; W `& o9 i1 z( J
2."輸出扭轉為供應的一半"這指的是什麼意思??[attach]9908[/attach]
作者:
TITANorz
時間:
2010-6-11 12:34 AM
我也是初學者
3 r/ o+ Y& m! m. o$ x' f
) i. Q3 Z$ [* ]3 M
我說說我的看法
$ F j- K, ]% B) J9 U
1 G5 S3 z1 c2 r# v! ~; ]2 Z8 \; n# O
(1)我也是這樣算的所以沒錯吧。VSD(sat)就是Simth講的Overdrive-Voltage
i( y$ B7 I- B0 A, y3 X' G
: U( o+ K' q" E! I0 x
這個值一般是0.1~0.3都有，值越小增益越容易做高，當然，會跟頻寬互相限制。
+ o8 x( |; }) h
: F/ Y, _0 m- L9 ~1 C' \' y4 O& ~- Z7 ?
而且每顆電晶體依照它需要貢獻給電路的特性不同，它的Overdrive也會不同。
" @5 v* a1 d: C$ H B/ A0 r
0 g# j- P/ J" o9 b% v
(2)以Two-stage來講的話，我都會把Vout的DC電壓盡量設計成0V，減少System-Offset。
# z* f* d3 v/ r, U: m2 H3 n
6 [) Y5 D1 V2 q2 M1 f1 N
而且因為大的VDS會拉高ro，所以增益也會拉高。
+ l4 @# Q4 I5 d& N" z% ^
; e, }7 k0 d0 g0 R
Vout範圍的話我都是抓VDD-VSD6(sat)<=Vout<=VSS+VDS7(sat)，但實際模擬會超過這個值。
( @/ m. J. y$ i3 C
" }& Z9 R$ X! m$ X. \5 \
(3) 1. 十倍快應該是Settling Time=1us，則SR=10V/us
. N5 ?& j# C0 j+ n
# d2 b7 g( ]* l+ f& l5 Y2 y
2. 這個意思應該是說，輸出電壓的擺幅是供應電壓的一半。比如說，VDD=2V、VSS=-2V，
5 V. u5 G( } u
那Vout的swing就是-1V~+1V，其實就是說你加入的Step的Swing是-1V~+1V。(我想啦~)
/ k* C7 a' j+ Q6 {$ z
8 u5 W+ B* u3 i. v8 \6 I$ @
以上，如有謬誤請不吝指教
作者:
st80069
時間:
2010-6-18 03:10 AM
關於第二點的部分，Vout的範圍如樓上大大說的一樣，可以手算或lis裡面看~
: c2 w9 Z' C% J4 m
不過也有模擬的方法，就allen裡面的將OP接10R電阻負迴授，R電阻兩端接OP附端及VDD/2，
3 B/ _5 Z4 F9 B E2 a7 k: `8 H
OP正端swing從0跑到VDD模擬~
Z% F* X6 N& ^" r' ^3 S, ~' A
也可以知道Vout的範圍~
9 V. \: {) S5 D, Q. K
2 u+ {& h* h. J
個人心得：跑過認為Vout的範圍應該主要確定OP每個Vout電壓都能要sat就好了
作者:
li202
時間:
2010-6-29 09:07 PM
OP的Vout是受回授應用決定.那算是交流特性,不是偏壓直流特性
5 i" i! k( D N0 x& T
偏壓直流特性要把回授打斷,單純去看Vout的DC偏壓,一般而言,
8 z6 X- ]1 v/ f0 ^/ Q3 G
Vot若是PMOS與NMOS都是集級對集級的設計
# z* G `# V/ t0 F6 \9 v
DC偏點不是0V就是VDD,如果有一端是源級,才會有固定的偏壓點
作者:
jackrabbit
時間:
2010-7-7 06:14 PM
補充一點, 二樓講的V overdrive 跟 Vdsat其實是兩回事
* a [$ j* V0 v8 ^/ l' V$ o
V overdrive 單純指 Vgs超過Vth多少, 是在講gate oxide下會有多strong inversion
V- u+ D" G2 C/ I* z% b+ n2 p! V
而Vdsat是指 Vds最小多少會保持在saturation region, 可以簡單看成pinch-off的點
. b6 p% j3 h! G
至於教科書上為什麼常會把這兩個詞通用, 是因為
所使用的MOS model
緣故
- F- s c3 k. e
把書上liner跟 saturation region的 Id取等號(boundary condition), 會得到Vdsat=Vgs-Vth
) P* ?, x* x' F7 z4 N9 T, ~
但事實上這兩個詞是指兩件不同的事! 從字面看也知道不同, 其背後的含義要花點時間才解釋得完....
- O) D8 Z: ~( A" B; Y
以前在國外上課教授會特別強調這一點, 這我大學時也沒注意到~~
4 ^% t" x9 i; L D9 K" A9 Q) u0 N- @ t
如果你run hspice, 開.lis出來看, 會發現 Vod跟Vdsat值是不同的!
作者:
jackrabbit
時間:
2010-7-7 08:05 PM
再回答一下1 2 點, 第3點我覺得是中譯本的問題, 等晚點有翻到原文之後再答
3 M! J) `0 N, w$ p$ ] M
1) ICMR是以
保持在saturation region為考量
定義出來的, 所以會有你列的那兩個式子, 就式子而言它取的是max/min, 所以Vgs3帶min值=Vthn, Vdsat(m5)就要看你的設計, 建議用模擬才準, 純分析就用0.1~0.3吧!! 這個值要設計在多少又是個大哉問, 會影響到你current matching的好壞! 另外當Vds5<vdsat(m5)時, m5輸出電流會變小(進入linear), 這時你OP的特性會改變, 因為gm變了! 所以才會希望input不要超過vinmax, 你要超過不是不行, 但至少要保證M1 能on起來~ 同理以這架構而言Vinmin實際上是最負的supply電壓, 但那時P input 可能會進到linear(看你怎麼設計input級), 又會跟你假設的saturation條件出現差異....
0 h1 W# w. l% S
+ o! }$ U8 y6 s$ F0 {/ v' I& X
2) Vout範圍如何決定? 還是看應用需求, 最直接的考量是輸出波型會不會失真~ 二樓說的那個各減一個Vdsat是指output swing最大在這個範圍內不會失真(但實際上swing越接近兩個boundary,特性還是會跟在中點時有差異...), 模擬的確可以看到比這個範圍大, 意思是你輸出級的MOS壓進linear region而已~
0 G4 T# R0 c0 q- R2 T {
$ W6 P; G; A w; ^
你的問題每個人都經歷過, 書上教的是分析, 電路已經在那裡了, 他只是告訴你為什麼這麼做
s2 E& ]4 U0 r& @
所以我們學到的是電路分析, 不是設計!
4 d& Q* \& O% `9 n: Q+ @5 [
設計剛好是反過來, 你要先知道需求是什麼, 再做出符合需求的電路, 是你要告訴別人為什麼~
+ E/ |* J7 S# `" [, ~- U1 n
至於每個參數要訂多少決定於你的應用, 那些數字都是有原因的!
) F G$ z" v6 K& E
實作上完全是做tradeoff的藝術, 只要你可接受就堪用!!
$ Q- V+ b9 `; |, i7 X$ u
最好的狀況當然是操作在ideal case, 但進入linear有沒有關係? 看對整個系統影響多大決定!
1 K$ c" X. w( K4 }' e
若是以練功為出發點, 還是建議先follow書上的, 搞懂每個變化造成的影響, 再來想堪用不堪用的事~
作者:
deltachen
時間:
2011-7-12 12:22 PM
非常感謝大大的分享
2 h2 t3 S s0 S$ X" _: C" i2 {: t1 j
增進知識
, _9 I4 p0 ` d* k" m4 H
感謝大大喔
) t2 t; I; w4 {5 O" t% G
造就大家喔
作者:
jsp0520
時間:
2011-7-27 04:53 PM
在舊製程即長通道(.5以上)的Vdsat大約會等於Vov
& M+ t' O' b4 y0 ] |
但在新製程下此近似的差距會越來越大
\" C5 o+ A8 P; D9 X
* N E% G* g7 ?: j
vdsat會略小於Vov
作者:
spring30467
時間:
2011-9-16 10:51 AM
看chip123長知識 感謝分享
作者:
bossen777
時間:
2022-10-12 07:55 PM
謝謝各位大大無私的分享，感恩
作者:
gav253886
時間:
2022-11-4 03:31 PM
推一下jackrabbit大大太強大了
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2