Chip123 科技應用創新平台
標題:
post-sim 的時間
[打印本頁]
作者:
jsp0520
時間:
2010-7-4 07:14 PM
標題:
post-sim 的時間
各為板上的RD好
& M* m$ v" C o( s5 A; h
7 K8 f$ m4 j3 L1 n/ l# H4 Y0 G9 r
小弟是研究所的學生 主要是做low power low voltage
9 \7 _9 e. p. K0 W+ ?- m6 f4 B
的DSM電路 現在正在粹 post sim
. p* ?- g/ }$ }; G
" V: _- I$ z9 j+ T) n- Q; H8 g
想請教幾個問題
3 D0 w6 W0 p2 o( ?' p% I/ E
1. presim corner 會過但postsim不會過是怎麼回事呢?
) x5 {8 f3 ^$ S+ P* @. @0 M6 R
2. 粹postsim的時間都很長(FFT) 請問這段時間該做些甚麼呢?
- X% w4 J% w7 u2 z$ v6 T" ~3 C
3. 如何從postsim的 .netlist檔去估計寄生的線電阻及線電容?
作者:
bernie820
時間:
2010-7-4 07:38 PM
感覺你是第一次做佈局
- W! a# j$ \ X0 G0 x! L
8 P: ]5 G# v5 |% Q5 {
presim並沒有粹取到寄生電容電阻，可以說僅單純的訊號流通
0 f. F3 S+ x. i' n+ ?( l8 o) w
3 H8 C) ^$ ]8 V/ b J9 i6 M
prosim是已經把你佈局的方式取出你的寄生電容電阻，所以會造成delay等問題
. T4 r3 i: c$ t
/ V* ~5 T; {* H8 t2 u- a5 l* e
然而下線又是一回事喔!必竟上面那兩種都還只是"模擬"
& Z3 F5 G( m7 F0 r
9 |, ~; E0 D9 u, b* I' B8 Q7 s
奇景佈局副理說過一句話，再怎樣精確的模擬都還只是模擬，實際完成後會發生什麼事是沒有人可以預測的!
作者:
jsp0520
時間:
2010-7-4 07:47 PM
回復
2#
bernie820
, m" C. c8 o. a& H4 I: S
6 j9 \8 Z3 C$ g2 I$ C
& E/ s1 j% @4 B% H
感謝前輩的回覆
1 d2 X5 e8 I* ~; s, q
小弟的確是第一次做大電路的布局及模擬
) Z0 a" L- \- ~ |
因為速度很慢(FB=100Hz) 自以為這樣的低速在layout時可以不用考露太多
6 W% s9 v; f' t$ {! N: T7 [9 C/ w
想請問前輩 在debug時是要把每一點都抓出來看嗎
, u, s; a% h" D) l& B& \
我有點混亂了
# W; k r9 @* `7 w% \/ R% S. _
請前輩指教
作者:
steady
時間:
2010-7-9 03:36 PM
postsim的netlist里面都含有寄生的線電阻及線電容
作者:
smilodon
時間:
2010-7-10 01:19 PM
这个要看你自己的电路对什么更关心了，基本上在做RCX extract时可以对R C做一个限定，对小于某些值的RC 不做提取即可，这样子可以使netlist规模小一些。另外，不是在Low Frequecy下寄生效应就可以忽略了，以OPAMP为例，lyout可能会造成differential pair的matching变差，会造成输出offset的增大。
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2