Chip123 科技應用創新平台
標題:
設計問題
[打印本頁]
作者:
m851055
時間:
2010-9-11 05:39 AM
標題:
設計問題
在設計電路時，NMOS Drain接電源16V(使用NMOS 16V 製程)，
+ A) u& @5 D1 c9 U1 b
: ]0 j; s$ H' A1 k, z
Source端及Body端接GND，而Gate所接之電路此時不會給gate任何
, y( h) Q( Z2 \7 M4 F O3 ?5 d
. K8 ^& r' [* t: B) }
電壓(包含GND)，但模擬Gate之結果，卻有約Vt值之電壓存在，請問
, G3 T$ ?: A, j+ P. H4 ^2 @+ B
( K3 K& t! y X4 T% j
，這是為何?
, `! y2 O4 z0 V! M1 I; C3 f
) e7 R# N3 }' }
電路可以想像成一個NMOS，NMOS Drain接電源16V，
. G6 F" B8 F- n% F/ r! v
" ]9 E+ G: R& I/ e! U4 ]% P
Source端及Body端接GND，而Gate是所要看的結果。
作者:
hisanick
時間:
2010-9-11 01:25 PM
會不會是因為那點電壓 undefine 的原因，所以存在了 vt
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2