Chip123 科技應用創新平台
標題:
設計問題
[打印本頁]
作者:
m851055
時間:
2010-9-11 05:39 AM
標題:
設計問題
在設計電路時，NMOS Drain接電源16V(使用NMOS 16V 製程)，
! _* p0 f/ f2 N' v
) L* `$ n3 v! T0 w- X, O# A! f7 i
Source端及Body端接GND，而Gate所接之電路此時不會給gate任何
6 v9 |; K6 v7 Y
$ _2 J( j- X" N+ y8 @+ D/ ^
電壓(包含GND)，但模擬Gate之結果，卻有約Vt值之電壓存在，請問
J9 Q4 |) l/ f3 l6 V2 U4 x
& p; @9 ?/ @/ {" x, X
，這是為何?
" E {1 ?+ O2 g8 `, I. ?# r p( J
: V3 l9 i) I/ S' ^
電路可以想像成一個NMOS，NMOS Drain接電源16V，
, X1 X6 F7 U! l: l( P7 }; R
1 {& ]0 ]* d* R. e! I. N) `
Source端及Body端接GND，而Gate是所要看的結果。
作者:
hisanick
時間:
2010-9-11 01:25 PM
會不會是因為那點電壓 undefine 的原因，所以存在了 vt
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2