Chip123 科技應用創新平台
標題:
關於做gate level時要如何產生hcell list?
[打印本頁]
作者:
camilla
時間:
2010-9-19 08:50 PM
標題:
關於做gate level時要如何產生hcell list?
各位前輩~
# F# z9 |5 u$ v( j# J4 j
2 j7 H, Z; Y% o
想請問一下,在畫完layout後,要進行gate level的模擬,要下的指令為:
# b3 [' v2 |' Z6 G$ K' E! q
calibre -lvs -hier -hcell hcell_list -spice svdb/top_name.sp rule_file | tee lvs.log
m- l) U! O0 ^, {* Y% g
calibre -xrc - pdb -rc -hcell hcell_list rule_file | tee pdb.log
4 y l/ O z- G- v, r, T
calibre -xrc -fmt -rc -hcell hcell_list rule_file | tee fmt.log
6 s% f5 H8 X2 ^! o/ @9 N
那其中hcell_list是要如何產生呢? 我看lvs report都是顯示所有mos數目,不像網路上是顯示
, U5 n' W R _+ d4 n" V, B' M
等效的cell數目(例如and、nor...),是不是我在執行lvs時要在加別的指令進去呢?
$ ^! o' Y/ z) j1 L7 q) f2 i
$ G- B$ ]6 G& Z0 G% _
請各位前輩幫小妹指點一下.謝謝!
- k l: v1 G( N/ h
我學校calibre是2008版本的.
作者:
linger809
時間:
2010-9-20 10:10 PM
创建一个schematic,将所有你用到的门级symble全部调入,然后出一个spice,用skill(tcl,perl也一样)写个脚本将ＳＵＢＣＫＴ后面的名字抓出来,然后再print２遍(如果你schematic 名字与layout是一样的话,不一样的手动改一下),hcell就出来了,注意的是,hcell前面表示的是schematic的名字,后面才是layout名字.
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2