Chip123 科技應用創新平台

標題: layout新手請問一下各位大大... [打印本頁]
作者: a7893657    時間: 2011-1-25 02:02 PM
標題: layout新手請問一下各位大大...
本帖最後由 a7893657 於 2011-1-25 02:05 PM 編輯 $ B$ L( X& \# y  r  z

" L) E& V( U* ^各位大大好：
9 j# k; l9 N" F- W6 s: O; E, v: \7 S2 ]) |7 l  p$ [, `" {1 N  y) q
小弟有些小問題想請教各位先輩，
# g+ ~# c( k, `  i+ E. ^1. common mode的differential amplifier，這種形式的layout一定要是對稱性的，是嗎!? 為什麼!?! B$ A$ h: x/ C' |: Y

' P/ H+ M4 L+ _  o) |$ }1 I* N2. 拉layout走線時，是以什麼為主，電流!? 還是電壓!?+ j8 t+ c( w3 {0 K9 k* y
6 K8 U( U; Z. s; g  \- l
3. 之前有聽學長說，電流1mA，metal要拉1um，是嗎!? 哪是針對所有層嗎!?
作者: stevenxit    時間: 2011-1-25 03:29 PM
1. 為了減少製程上的誤差讓類比電路產生影響, 就會在layout上做一些手法來避免, 至於要不要做則是取決於你囉~書上也都有一些參考資料說明當mos有誤差時會有什麼影響~
; O- k  I: o$ x/ k/ ^/ c8 c' c& ]: b) c: }
2. 這個有點難回答, 電壓電流都伴隨在一起的, 基本上拉線的考量應該要考慮流經的電流大小, 當然還有一些其他考量~
7 _1 t) r, F- h+ T; i* M  x5 q+ k3 f; R" q2 v' I8 q# {# z- T
3. 沒記錯這個限流是針對metal 1
& p% h/ D2 N3 r8 l) w9 `7 I# ~3 C2 n3 m2 Z5 q* ~% U3 Y
以上有錯的話再請各位前輩指正~
作者: jian1712    時間: 2011-1-26 10:52 AM
2. 拉layout走線時，是以什麼為主，電流!? 還是電壓!?
0 h& b# Y7 G) M( b- P9 F- ~/ D主要看走的是什么信号线了，如果是一条reference电压的线，这里就要求线上的IR dorp要小， 如果是一条clk信号线，那么就要注意避开一些敏感的信号线，减少clk的noise对敏感信号的影响
- F$ B  l' b$ }! e+ j3. 之前有聽學長說，電流1mA，metal要拉1um，是嗎!? 哪是針對所有層嗎!?
$ j$ ^1 I; A. m% k# W7 a2 j5 X通常analog ic采用的工艺多为0.5u的，各家foundry的常规M1，M2的design rule基本都是1ma/um的电流密度，所以在layout时我们会在意电流大于1ma的信号线
0 T" D; }1 ]% B. H! B
1 q; Z& a3 Z' k4 t& k; U! R$ s: g拙见而已，多多指教
作者: terriours    時間: 2011-2-15 05:21 PM
回復 1# a7893657 ( K7 H$ w' Y, I& i9 p" E
2 \3 p- c4 ~6 ]$ P, f! d( c
$ ~' a( v/ A9 Y( C0 Q$ L6 Z& s
    第一個問題：是要講究matching的，因為要考慮到offset的問題；
# e: L; g* w  ]* Z   第二個問題：考慮到offset問題就要以電壓為主，只有很好的matching才可以把offset的影響降到最低；) I* @0 q& X* r/ C8 e
   第三個問題：如果電流有1mA，你走線的寬度也要相應的增加，在你layout是所用制程design rule中每層metal每微米承受的電流是不同的，一般電流的承受能力是從最底層metal逐層遞增的，因為厚度和最小寬度會變大，所承受的電流就會越大，還有contact和via也是一樣的，這些資料都可以從design rule中獲得，所以在走線的時候要以這些數據為依據，畫出相應合理的線寬和打足夠多的contact以及via。
# P/ i# e' a# {" w; _   希望以上所說能幫到你，有錯誤的地方歡迎指正，謝謝。
作者: a7893657    時間: 2011-2-17 02:30 PM
回復 4# terriours & O0 o, i2 `6 G1 v
+ C3 O! L- m5 E$ r$ d
感謝各位大大的幫忙....感恩!!!
作者: 吳龢峻    時間: 2011-4-1 02:26 PM
2. 拉layout走線時，是以什麼為主，電流!? 還是電壓!?  y/ z, p$ M; w
Ans:
( @( j( n+ ^" T2 I如果是電流信號,請注意電流密度的問題.如果是電壓信號請注意干擾問題.
/ b6 \4 R0 C/ Q6 E2 Y( [$ R: k0 K( R+ B  O6 J
3. 之前有聽學長說，電流1mA，metal要拉1um，是嗎!? 哪是針對所有層嗎!?. |5 B8 `# _; g0 T( H! v& p1 l
Ans:
1 {. u2 I9 h6 _, Ydesign rule 中一定有 各層 metal & via 的 static current density Spec 請對照使用.



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2