Chip123 科技應用創新平台

標題: 高壓　ｌａｙｏｕｔ 問題?? [打印本頁]
作者: GU    時間: 2011-2-21 10:59 PM
標題: 高壓　ｌａｙｏｕｔ 問題??
對於高壓 ｌａｙｏｕｔ 有幾個問題想問一下  P9 {/ Y4 f$ r( k; [
1 B- _9 Z- A, M" H
1. 高壓 與 低壓的MOS，GND能否共用，VDD一定不行共用??$ R% B$ h! A  r. T! w% J# i- B
* H4 m/ \6 E- J9 H9 X; v
2. 高壓MOS 有一層OD2 他是要把VDD與GND包起來??還是與VDD與GND要保持距離??(都符合RULE的狀況下)" x5 q6 U, ^% d5 a8 r! I9 N6 g8 g

7 s$ k3 L# g" f& S7 Z; b$ l9 q3.加問一題DNW的用途是什麼?? 該如何使用??
8 a7 X. _/ `8 y; a' J: r
# E2 v% o: j, y1 f" T. z: _1 q( r1 k/ h% e
請前輩 幫我解開一下問題       謝謝
作者: motofatfat    時間: 2011-2-22 11:14 AM
1.GND 通常會接在一起
0 ]# M" u8 H  D0 }! W% ^* a0 Y2.通常是要把 mos 整個包起來
  {# n3 N& D. Z% D8 |5 @& y* _3.通常整各晶圓都是 P_SUB 用 DNW  可以再深層做出一個空間
1 n) y$ J6 q  b; o; D; a7 a再DNW 上 NMOS BODY 就能和其他 的 NMOS 的BODY分離9 T- H  |& P+ ~3 ^" R) v# p
會比較乾淨
作者: cakejoy    時間: 2011-2-22 10:07 PM
GND端通常都會接在一起，' i3 ?$ X2 P, e  Q% e2 q, v1 T& f! R
至於VDD端的話，有甚麼用途會想把HV和LV的接在一起嗎？
# X; ^9 ~. @7 D8 t* Y* e7 g) i  s因為除非你兩者的POWER SUPPLY都是來自於相同的電壓來源，儘管如此在製程方面，還是要區隔開來！
+ T% \# ]# V( f" ?只是這樣為何不直接使用LV元件，或整體HV元件就好？! E2 ^+ P' f# ]& ^' u
DNW就像motofatfat講的一樣，利用TRIPLE-WELL的方式，去區隔不同WELL層的電位！也因此如果你的BODY和SOURCE電位不同的話，就要區隔很多層WELL才能達成！



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2