Chip123 科技應用創新平台
標題:
以.18製程下去劃~90奈米所出現的錯誤
[打印本頁]
作者:
ziv0819
時間:
2011-4-6 08:14 PM
標題:
以.18製程下去劃~90奈米所出現的錯誤
本帖最後由 ziv0819 於 2011-4-6 08:19 PM 編輯
/ m4 {* A$ K, M# m7 |0 a" Q
, G; g: k( z" |& b4 j% _! L
7 S+ W( G' Q; Y6 I g, S
不知道有沒有大大可以幫我解決的！
7 p$ e0 e' |8 C/ p/ L
因為沒有製程說明書~
- y C, k4 ?2 t# _( a" P5 v
而且之前畫.18都正常！
7 D4 R$ [6 U( T5 B: u7 ^( ~. B3 _
用同樣的方式加大元件距離還是出現了一堆錯誤！
6 _' x' o2 \) k, Y' _2 o
想請大大幫忙一下到底如何解除這些錯誤！
8 F e# P" C- M5 ^( k2 |0 ~+ `
謝謝大大了感恩！
作者:
motofatfat
時間:
2011-4-7 01:32 PM
把錯誤訊息貼出來看看
8 c- x7 M0 H8 w' d; p& t3 U7 ?% |
才知係瞎密錯誤
$ c) U: P& Z4 N
通常是 cont via 大小 不同
6 W% c6 R, D9 |8 p3 E4 D7 s2 d
大 metal 的 space 要比較大 等等
作者:
crystal_blue
時間:
2011-4-12 02:27 PM
Layout時所需的工具:
$ I9 t* M2 s' ?0 l& u
8 E, P. d2 v1 F' I
1.layout tool
Z7 I9 D7 V- l
2.Design rule (跟process 有關)
" a) _8 x. a: a1 b
3.technology file (跟layer 設定有關)
2 Q0 N& H2 g5 ^
4.LVS/DRC command file (跟layout 驗証有關)
9 F+ a0 ~8 l, L( X( p; B& c! V
5 Y- p( h$ s: f2 Q; `
狀況一:
3 q* F+ i( t6 f+ _
不知道你的問題是出在哪個部份，聽起來像是用process 0.18um的工具去畫0.09um的東西
2 g) b6 H' m3 K$ i/ h
5 F% y! d1 |6 V4 [# `
因為你沒有你需要的90奈米的2. 跟 4. 項 所以無法去確定你畫出來的是否是你需要的size，因
/ b g; O ~* V3 U" A" ~6 q5 l
2 {$ l: V, c3 [: B9 }8 s4 D) v
為驗証一定會錯誤。
8 d* n5 r4 i/ D5 }- ^2 R% L0 ~
( e: H6 u5 c6 W/ L, G: V6 [
狀況二:
9 s8 `1 }. j4 \% h% a; D
0 L' K5 F" J5 W6 F1 E
如果你有第2跟第4項的工具，但是是用0.18um的第3項，就可能發生layer用錯的情況，因
- M2 ?. {) j z5 X4 F c/ T: ^2 [
) n4 O, R- K% e4 V9 j4 ~
為依據各家晶元廠的設計不同，所使用的第3項也不同，即使是同一家在不同的製程上layer
9 l$ d, h( h! V9 {# E) Q
( i) S9 L' v0 E) n
的訂義也會有所出入，此時你就要使用layer mapping file 來去做layer轉換，使你的
1 U: f: D$ j3 x, W2 c5 W
& b ^9 j5 y3 G, j6 ?( F
LVS/DRC command file能夠去認到對應的層。
8 K1 A" v& g) [$ V: Z$ r8 Q
7 g- o( e: B+ u/ T& k4 ?
Layout 要正確，最好備齊所需的工具。
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
7 S+ W( G' Q; Y6 I g, S