Chip123 科技應用創新平台

標題: 關於匹配電阻電容的襯底 [打印本頁]

---

作者: jeffcui18    時間: 2011-11-23 03:59 PM
標題: 關於匹配電阻電容的襯底
在art of analog layout一書中曾提到建議將匹配的電阻電容置於N-wll中，然後將n-wll接入乾淨的gnd電位。前面一句能理解為用nwll防止襯底噪聲，但是如果要讓nwll接gnd的話一般ERC會報錯，我也有問過一些資深工程師，他們建議接vdd也同樣可以。請問大家如何操作。謝謝

---

作者: MTK1019    時間: 2011-11-25 10:58 PM
NWELL 接GND 是不是会报 软连接错误。
, B( \3 r, R' ^9 Z从理论上看的话，接VDD形成个节隔离，外界噪声对电容就没有影响。

---

作者: motofatfat    時間: 2011-12-14 10:47 AM
我也有問過一些資深工程師，他們建議接vdd也同樣可以。請問大家如何操作。謝謝
那就接 VDD
1 h, m* n4 y5 x4 b% @3 D' w通常 都是接 VDD 除非有人指定要接 GND

---

作者: motofatfat    時間: 2011-12-14 10:47 AM
我也有問過一些資深工程師，他們建議接vdd也同樣可以。請問大家如何操作。謝謝
# }# R% b6 X- j那就接 VDD
; y$ C& S/ f" G( j  v2 }+ H( X: j5 w3 q4 \通常 都是接 VDD 除非有人指定要接 GND

---

歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)

Powered by Discuz! X3.2