Chip123 科技應用創新平台
標題:
lvs dummy忽綠問題
[打印本頁]
作者:
jack846972
時間:
2012-2-7 10:15 AM
標題:
lvs dummy忽綠問題
各位版大好 有個問題困擾小弟很久了
% v2 s3 }$ o) @& o" P
在layout做dummy時 已將D,G,S,B
6 N7 Z2 e M: X$ R4 B
接在一起，而lvs就還是顯示錯誤!!
: [+ [; S: e e5 L7 s0 g v. q
是只能在.SP裡把DUMMY考慮進去嗎?
* \. O! l( h8 }0 j, K' X9 \
還是有其他的方法?
作者:
motofatfat
時間:
2012-2-7 06:16 PM
有阿 卡利博 中 利用 unuse filter 設定 把
9 m5 R6 N9 j2 H9 N
DGSB 的MOS 接一起的
8 G% @8 b, V0 K D% \
RES 2端 接一起ㄉ
" \6 q: v9 r, A1 a5 I- `* J
CAP 2ＰＩＮ 接一起的
! N$ v6 Z4 w I+ B! M
過濾掉
作者:
leo911759
時間:
2012-2-8 03:58 PM
我推想你或許是浮接而已。
. j9 ?* E9 ? l# d, t
8 S' K! o+ r& H
接在一起後請把他接到附近Guard Ring的電位。
% Q, `& U( t7 N* }, W6 g/ |4 t
. E4 I8 k! d- d. a( i8 r9 I
抑或是附近MOS的Body端。
( d, F* H5 v: r( N/ m
7 b4 C$ _0 v* C" t
這樣LVS就不會看到那顆MOS了
作者:
lchuang
時間:
2012-2-10 04:12 PM
D、G、S、B接在一起的話，接線要接到MOS的B也就是substract......
4 _7 e. m- a; U
3 G+ m) A7 U3 b; H4 a) L0 R( K
並不是單單的空接就好，另外就請你自己在cdl檔加上那些dummy MOS吧~~~
作者:
laohuchiren
時間:
2012-2-11 10:33 AM
[/quote][quote]我推想你或許是浮接而已。
' Y; ]; T! T3 [; {# h2 ?
, k0 g! O( B/ x+ A% u) E' P) y3 [
接在一起後請把他接到附近Guard Ring的電位。
/ b$ K$ ~7 D7 f8 |) e. I
$ ^; h+ f( r5 a$ B! N
抑或是附近MOS的Body端。
$ v& x7 `4 |' p6 h0 d2 ]: F3 ~
( I n/ E' y6 E6 b/ m5 B- x0 m
這樣L ...
& L' \- e7 C$ F# j8 @
[size=2][color=#999999]leo911759 發表於 2012-2-8 03:58 PM[/color] [url=http://bbs.innoing.com/redirect.php?goto=findpost&pid=167181&ptid=11825581][img]http://bbs.innoing.com/images/common/back.gif[/img][/url][/size][/quote]
: ?" h4 z7 D) I+ h) i8 D [* `3 w
這樣子接和浮空接哪種好一些呢？有什麽原因嗎？
作者:
leo911759
時間:
2012-2-14 09:47 PM
事情是這樣的，要首先了解LVS工作原理。
2 q# U: o/ Q7 V4 \! |0 L1 c
$ ]9 t1 ?4 |1 u( i& s1 {% v
LVS是將schematic轉成netlist，將layout轉成netlist。
- O% z, s3 x( e" t: D/ L
4 F0 L4 t! X9 T* W9 T8 `
再將兩個netlist進行比對。
" B4 x" @, o6 x7 M; G( ]2 A+ t
9 L& o* G4 I9 @4 n8 I, y
浮接Dummy Cell的layout轉成netlist會有Dummy Cell以及浮接的節點。
- r! s- i1 {& Q
) e: o: Q3 n1 n; {
這在比對下，LVS就找不到在schematic中有匹配的元件。
2 l/ e% o( t. g0 x ~
! w/ |7 F8 N& b0 ]
而全部接在一起在接地或接BIAS，
6 Z4 c5 E: F8 {5 A
6 K: S9 Q' O* M
就像是電阻、電容或是其他元件節點都接在一起一樣，會視為看不見。
作者:
omp61205
時間:
2012-2-18 04:08 PM
在LVS中SETUP OPTION裡有一個GATE的選項裡面有關於使用DUMMY排錯的問題把他勾選
: k4 B6 |5 }) \$ B9 A
LVS就可以過了 不過的原因是因為LVS偵測到他浮接了
作者:
yjie62
時間:
2012-4-9 04:50 PM
有学习一个知识点不错
作者:
liu.leon
時間:
2012-4-16 02:18 PM
????奇怪ㄟ~~板大發文說"在layout做dummy時 已將D,G,S,B接在一起，而lvs就還是顯示錯誤!
: u1 `6 ^) ~$ {' C$ r
! @' [4 i# p+ D: `% ?2 ]( ~; _
從沒說浮接阿!!!
- F0 W1 Y' n1 Z
9 V9 ?. Y/ c9 }7 Y" i( A
在LVS command file 加
, n- {; p* k. Z# B
LVS FILTER UNUSED OPTION AB
! ^- U" k& w9 t( W- K% \
# N& G- o o3 v. I9 x( f
就可以囉
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2