Chip123 科技應用創新平台
標題:
誰能為我解答，感激不盡
[打印本頁]
作者:
lucky
時間:
2012-3-8 09:10 PM
標題:
誰能為我解答，感激不盡
我在跑DRC時出現的問題，這是什麼意思呢?
7 N* R: Z( | n) T% ~9 W
% s5 M+ s7 @( D H
N-well pickup OD to PMOS space <=20um
8 A& U# R } @& b4 j& o; \
+ E- V% I0 }6 p5 A! D9 ]8 t+ e# B
# k" b* }* H1 z s% l; ~( k9 i
煩請為我解答感謝
作者:
frankaurora
時間:
2012-3-8 11:11 PM
意思是pmos的衬底接触与pmos的间距大于20u，带来的影响是会有latch up
作者:
despair
時間:
2012-3-9 09:48 AM
同樓上大大所說，這意思是指N-well 的substrate contact到PMOS OD中
3 X$ y$ m/ O$ m+ I
的部分區域距離大過於20um。
2 e0 T* ^6 }+ E& b
3 _$ d% t) u' h' _- m
通常會發生在mos圍上pick-ring時過大，導致mos離picj-up太遠
$ X2 ~4 G- ~5 o) `7 u7 p. o: c
或者，mos本身w過大（大多超過36um以上），mos中心點位
8 u e- X, w9 B; `% s
置離pick-up太遠，超過20um也會有同樣的狀況。
作者:
lucky
時間:
2012-3-12 11:49 AM
感謝各樓上兩位大大的解釋，真的很感謝^^
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2