Chip123 科技應用創新平台

標題: 鎖相迴路PLL Layout 電源及接地問題 [打印本頁]
作者: exbogy    時間: 2012-4-11 12:13 PM
標題: 鎖相迴路PLL Layout 電源及接地問題
想請問版上各位高手前輩9 K4 r  h+ \& l

" }( R* H! s2 \小弟這樣的認知是否有錯誤) M( G- C' X5 |1 x0 B* p
3 F9 q4 k  N8 l, ^* `
PLL的電路中有分RF(VCO及第一級較高頻的注入鎖定除頻器)、類比、數位三種電路
0 g% S+ C/ T& i
! O3 [7 ~) W9 P+ k0 N! q在接地時三種電路的地要個別接到晶片外在板子上再共地
2 ~6 X$ T8 F. G. N) s
" n+ t0 K/ a. @+ c+ R這樣是否正確
6 ?6 m9 [/ H+ O+ O  s3 s1 |8 T8 r$ c1 g/ O
另外學長有提到說 過去曾經看過一篇文件上面有提到MOS的Body端的地應該也要分開5 P0 [! M. G% R+ I1 c& m
+ c* O6 \. u$ N$ I4 \
還有電源的部分一般是否也都是要分開給RF、類比、數位; e* X- C% o1 e5 q
+ ?; \8 O1 U1 \/ }( U7 p1 ?$ h
希望大家能給予指教
作者: flyawayfc    時間: 2012-5-8 10:08 AM
我也不是很懂啊，同求。



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2