Chip123 科技應用創新平台

標題: 有人用過vericomm跟xilinx ise嗎? 我有問題想請教請各位高手入內 [打印本頁]
作者: lucky    時間: 2012-7-27 11:31 AM
標題: 有人用過vericomm跟xilinx ise嗎? 我有問題想請教請各位高手入內
各位大大，
3 j, t. d2 S" q　
4 D& v! ~2 I$ D. v, v　　　　問題一：
, V- l/ T  ]1 A4 t9 ^　　　　我在用xilinx ise合成時出現下面警告，這是什麼原因? 該怎麼解決呢?) `4 m$ e7 r' [
　　　　我的程式在Xilinx ise 執行 在implement Design 中的Place &Route 項目，出現警告，它說明如下
) j) `& f5 x" c  y) Y　　　　WARNINGhysDesignRules　:　367 - The signal <clk_IBUF> is incomplete. The signal$ s. Y7 ]# r7 Z7 q
　　　　WARNINGhysDesignRules　:　367 - The signal <reset_IBUF> is incomplete. The signal
9 u5 b: P% g) O9 w. I" b9 u- `' U　　　　這些是怎麼回事能請大大幫我解答嗎? 謝謝您$ u3 R/ z5 W& O( }# F1 M
* ?# r- p6 v% \: |- a4 f# j9 y  ]
　　　　問題二：0 ]: h* X3 L6 f" C
　　　　　　
  m2 A: w1 G) e( L0 J3 r+ `  h4 Y　　　　　因為我用xilinx ise 合成之後再用vericomm 把程式嵌入FPGA 但它出現我的輸出沒有定義，可是我在Xilinx 中的Assign ; ~! K, \3 @8 J2 a( V! @
/ @) g/ d, R" F" G
　　　　　Package pin 早把FPGA的接腳編號打上去了，可是在vericomm還是說我的led 沒有定義!這是為什麼?
' K3 m7 R1 |/ b; J( k5 y0 `  z0 {1 U. C+ h) W7 g
　　　　　其中FPGA有它FPGA 的LED接腳，我把它打上去對應我程式的LED，但卻還是說LED沒定義。
作者: sieg70    時間: 2012-8-14 01:34 PM
建議你直接找北瀚科技的FAE問.



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2