Chip123 科技應用創新平台
標題:
介紹一個網路上看到的ASIC網站---「ASIC World」
[打印本頁]
作者:
card_4_girt
時間:
2013-1-14 05:15 PM
標題:
介紹一個網路上看到的ASIC網站---「ASIC World」
本帖最後由 card_4_girt 於 2013-1-14 05:24 PM 編輯
0 D* ]& }1 y: ]$ |8 [
. n8 e! x! D& y4 i) }; S; t( J
大家在設計數位電路的時候，可能都曾經用過Verilog這個硬體描述語言做些設計，或是有人是用SystemVerilog、SystemC等進行設計與驗證，以下將介紹小弟之前在網路上看到的網站：
ASIC World
8 B7 O, G8 }& {) g; F
網址:
http://www.asic-world.com/index.html
1 {7 q0 O+ S6 _, W" X
到首頁之後會看到左邊有一排欄位，裡面包含Digital、Verilog、SystemVerilog、Specman、SystemC、Vera、VHDL等，就我的理解大概是這樣：
! s" `2 F& P* n9 D* J3 o4 u
1. Digital:
5 E6 U {5 D% p$ [% v
(1) Tutorials: 介紹跟數位電子電路設計概念相關的知識，比方說
Combinational Logic的Decoder、或Sequential Circuits的State Diagram
等。
4 C5 d* J& ~: @0 M
(2) Questions: 提供幾個數位電路的問題給網友們思考，比方說「Design a circuit to divide-by-3 sequential circuit with 50% duty cycle.」(請設計一個工作週期為50%的除3循序電路)
# Q' G" Y, Y( L" z
(3) Tools: 詳列幾個數位設計的工具可供參考，像Digital Simulator等有一些連到MIT下載的部分，不過還是有些已經變更，就我所知，Electronic Workbench已經自動連到National Instrument的頁面，目前原先這部分的團隊近期開發的軟體有MultiSim與Ultiboard去分別做SPICE跟PCB Layout設計模擬。
7 N' k- ~0 J& ^/ {7 ^
(4) Books: 提供數本關於Digital方面的書籍
7 l% u# L8 r" t
(5) Links: 關於Digital方面的其他相關Tutorial或Simulator等
' c% f- e5 H Z8 q6 e7 e! w
2. Verilog:
4 L1 Q( L5 z- ?
(1) Tutorials: 介紹Verilog的一些常用運算子以及設計方式
1 E5 [2 V- c k# `& I8 N, T3 y0 N
(2) Examples: 一些關於Verilog組合電路與循序電路等方面之範例，可以下載它的原始碼(.v)，比方說同步FIFO(Synchronous FIFO)、UART等。
( ]! F X" `9 e" L V1 z7 f" V
(3) Questions: 作者提供的數個Verilog相關習題
4 b+ m3 b3 Z; s& m2 G
(4) Tools: 跟Verilog相關的工具軟體介紹，如Verilog-XL、ModelSim等。
2 W( E. w+ ?# l$ ]5 f
(5) Books: 作者推薦的幾本書，雖然有些是1997年的，但可以找看看有無近期修訂版的來提升自己的知識。
' \0 a% z$ |: N4 S$ {! ~9 g
(6) Links: 與Verilog相關的連結或是驗證IP等等。
0 I( ?7 s' o; z+ N, O: T3 b
(7) FAQs: 一些常見的Verilog設計問題，例如「How do I avoid Latch in Verilog ?」(我該如何避免Verilog(合成後出現不必要)的閂鎖器？)
& [2 ^4 _! t, V
3. SystemVerilog:
; i/ t; `' C4 V) e" S5 {
(1) Tutorials: 介紹SystemVerilog的一些常用運算子、可宣告型別以及Module Hierarchy等。
# d3 u2 H" Q2 H: N
(2) Examples: 提供與SystemVerilog相關的例子，如Memory的驗證(Verification)
0 b J2 p$ A4 F1 |* k
(3) Tools: 提供與SystemVerilog相關的模擬器或是一些Code Coverage分析工具等等。
0 b! z: W- l( W4 q# ^& Z. I, {) C
(4) Books: 提供跟SystemVerilog驗證或寫測試平台(testbench)等相關的書籍
3 u& E z0 _. K9 O6 p, Q5 c
(5) Links: 跟SystemVerilog相關的外部連結、驗證IP等等。
4 V1 d' v4 o" x+ h3 W+ i
4. Specman:
$ _; J. w6 T2 u- m7 C
(1) Tutorials: 介紹Specman的一些宣告型別、結構子型別(Struct Subtypes)以及Functional Coverage等。
( d! A% U! @8 ]3 q) X1 P9 m
(2) Examples: 提供與Specman相關的例子，如FIFO的驗證(Verification)
, z, F# k, Z' P7 |, o
(3) Tools: 提供與Specman相關的HVL編譯器以及模擬器等等。
' j) x- l) U3 a, D& `# R
(4) Books: 提供與Specman相關的驗證工具書
! R9 N4 x5 [! t6 r' S
(5) Links: 提供與Specman相關的外部連結
8 F6 I4 u0 X% F2 l2 F
5. SystemC:
: Q P |5 g6 Z! q* }! k4 P- s c' \
(1) Tutorials: 介紹SystemVerilog的一些資料型別宣告、Port、Signal、Channal等設定以及Verification等。
: z8 o0 N( R+ Q, D
(2) Examples: 提供與SystemC相關的例子，如組合電路加法器、循序電路8位元計數器、SCV驗證等。
3 G! A$ v% `$ Y/ N/ a( r
(3) Tools: 提供與SystemC相關的HVL編譯器以及模擬器等等。
9 b7 i7 u0 \( u0 V p
(4) Books: 提供與SystemC相關的設計書籍。
; Z: x/ u9 W" o$ t
(5) Links: 提供與SystemC相關的外部連結、驗證IP等等。
作者:
card_4_girt
時間:
2013-1-14 05:17 PM
本帖最後由 card_4_girt 於 2013-1-14 05:42 PM 編輯
$ R- F/ y% D6 H4 D# W
; p& i- n- q h+ C$ j1 i
6. Vera:
7 N# l) W' |6 e9 h. b$ t$ u
(1) Tutorials: 介紹Vera的
資料型態、循序控制
等等。
2 Y4 D" s( x, j% P( ?5 E
(2) Examples: 提供與Vera相關的例子，如
UART的驗證
等。
4 L U& H& ?2 F! N' r2 R1 {
(3) Tools: 提供與Vera相關的編譯器與模擬器等等。
6 R! t& P' X9 w
(4) Books: 提供與Vera相關的書籍，這裡再提供一本
% z$ \2 Q! p4 B3 H8 v
a. F. Haque, J. Michelson, K. Khan, “The Art of Verification with Vera”, Verification Central, 2001.
2 s2 V) [, o1 ^2 y B6 r
(5) Links: 提供與Vera相關的外部連結，這裡再提供一個
0 ]; O! s( b; B- v7 y: |9 j7 Q
a. OpenVera:
http://asicguru.com/Vera-Tutorial-/3/17/
(有一些Paper可以參閱)
, q) u8 w+ ]: l& U9 J) a. k- F
7. PSL:
跳過，作者未多做編撰
6 E+ d' {1 @7 Y) K* ^. I
8. VHDL:
0 `0 g" C3 L$ ~) c8 G9 m
(1) Tutorials: 介紹VHDL的一些常用運算子以及設計方式
! [8 h4 ^# D# g0 L: K% ]
(2) Examples: 一些關於VHDL組合電路與循序電路等方面之範例，可以下載它的
原始碼(.vhd)
，比方說
Arbiter Model、Memory
等。
% i7 V E7 }. D0 z
(3) Tools: 跟VHDL相關的工具軟體介紹，如
ModelSim
等。
0 p1 F6 m& K4 Q" l3 P6 a* V
(4) Books: 提供數本關於VHDL方面的書籍，不過有點奇怪，所以在此提供幾本，如下:
! A2 y6 k- n4 W1 R- v7 u4 U
a. Mark Zwolinski, “Digital System Design with VHDL”, 2nd ed., Prentice Hall, 2004.
6 F5 d9 _- X: X( m! i
b. Peter J. Ashenden, “The Designer's Guide to VHDL”, 3rd ed., Morgan Kaufmann, 2008.
5 d5 B7 b$ q/ l- C7 [* @
(5) Links: 提供與VHDL相關的外部連結，這裡再提供幾個:
+ W* z+ q8 m* n7 i7 U, Z
a.
http://media.nihs.tp.edu.tw/user/yangmf/?active=media&id=100003434&course=CPLD%E6%95%B8%E4%BD%8D%E9%82%8F%E8%BC%AF%E8%A8%AD%E8%A8%88
9 F, a% b, g" S( ?5 y0 T* Y
b.
http://www.slidefinder.net/c/cpld_vhdl--_----_---_------/2006_fpga_01/13437341
(網路上找到的投影片Slides)
" J8 i3 W) T( G8 n* U5 v6 _3 x5 w n: i3 [
c.
https://sites.google.com/site/tssheedl01/jiao-xue-dang-an/vhdl-dian-lu-she-ji
- ^) Y, o1 J* d. L3 G! Q; y- U& E# p; ^$ [" i
9. Scripting:
" m! @/ P4 C& S% N' m: {
(1) Tutorials: 介紹scripting, Makefile, CVS, Perl, TCL等的撰寫、模擬等。
5 T- G) f3 u7 R5 k0 c. G
(2) Examples: 作者尚未加入
q+ w \9 T5 p. {1 F- H
(3) Tools: 一些關於Scripting的模擬器介紹，像是
VCS
等。
: j1 t, o. p5 Y4 [* ~* G$ R4 {/ T
(4) Books: Scripting的工具書，例如
Vi Editor
方面的。
- s! ^- a; d/ o$ }4 y" A4 @
(5) Links: 提供跟
Vim
相關的網站，其實國內有一個針對Vim編輯器作介紹的網站，可能有人有聽過：「
鳥哥的Linux私房菜
」，下面是他的網址:
- ]7 k+ j7 V! |+ N9 o1 f7 Y$ s$ R) |
a.
http://linux.vbird.org/linux_basic/0310vi.php
1 i1 Z! Q: U9 p6 U0 l- M
10. Tidbits(小常識):
" G' D: |$ l7 ~' k+ |: S: S
雖然這個網站依舊有很多東西作者尚未補齊，或是有些書年代有點久遠，不過依舊具有相當參考價值，作者在此提供了一些設計小常識給大家充電一下，包括
Verilog語法中用的Wire與Reg型別、Blocking跟Nonblocking敘述、寫有限狀態機(Finite State Machine, FSM)、驗證流程
等等。
( T2 X. h3 ~1 L3 s
' Y9 o+ U0 W: A
上述說明了這麼多，希望各位會喜歡這個網站~
4 g0 x4 x4 T) e, I9 D; g
另外，之前管理員已經針對Layout設計討論區中「好康相報」的主題「Laker_L3_教學_範例 有Lab」的帖子進行修改，當初的樓主沒有注意到從eetop下載的附件檔案單筆超過1.5MB的上限，導致傳輸失敗而無法將分割檔解壓縮，如果您曾經到過主題(URL如下)下載失敗，卻沒收到我寄給您的短消息者，或是最近已回復卻無法解壓縮或未回覆但需要資料者，請一併告知！
* r' _$ i- d/ D8 X6 n2 L5 N3 A
Laker主題的URL:
http://bbs.innoing.com/viewthread.php?tid=11821298
$ `& z7 Q' T+ e) w0 q% |
為避免大家損失RDB，你可以回復此主題賺個RDB，我再發短訊過去，你收到後不需回復(要回也可以)，我看信件標記改變就知道了！也請大家多參加論壇任務喔~
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2