Chip123 科技應用創新平台
標題:
惡魔藏在細節裡
[打印本頁]
作者:
mrj0702
時間:
2013-3-22 12:59 PM
標題:
惡魔藏在細節裡
各位先進好：
/ G/ ?# h+ U) h
小弟在大學才開始接觸這方面的知識，可以說算是十足的Layout初學者，也許下面問的是笨問題，但請各位新進不吝指教。
+ K( v0 t% F- y2 [( n' s; g- B
小弟只有一次下線的經驗，而且還是fail的。是在大三的時候，透過CIC下線了一科教育性的OP(TSMC.18)並以此為畢業專題。
- c( z9 E1 {+ f9 z# f7 T
下線回來的晶片，每一科實測的結果都不同，而且跟模擬的結果有相當大的出入。
& ~ Q) _+ h8 \/ w" Q$ m/ O
# @4 b N/ z a2 q6 n+ `. K3 }. I) P8 _
我的同組組員拿著當初我們設計的OP去面試的時候，那位主考官一看設計就直接了當的跟我同學說：「我們這設計是失敗的，對嗎？」
! e+ q9 t4 x; }& R' j# U" O
那位考官對我同學說 你們的metal I 跟 metal II 的面積不一樣，角度也不對...
p6 l* U2 J: t+ v, q
雖然她最後還是應徵上了工作，不過這已經是題外話了。
; ^* {6 Q7 j: K$ b
; F9 [) b8 H# h) H0 J/ G
我重新審視之後，覺得自己當初的設計確實應該好好檢討。
! T/ K) A+ p) t9 {
最近我想再嘗試一次下線，所以想好好的搞清楚Layout規則，而不再像我以前一樣，抱持著只要DRC、LVS過就好的心態來完成Layout。
" v4 ` G: C' X
% R* R( [; o& y2 |/ y8 b
我知道寄生的問題是很重要的關鍵，也知道Layout有許多小細節必須注意。
) ~# ]- U& U9 d" l3 y- @
也或許他有他的淺規則，只是我還不夠清楚、或者沒注意到。(小弟應該是前者)
- }1 v& L Z% ?
- @0 Y9 ]/ G* V* a: p8 A
對於這些技巧很是不熟悉、不清楚的小弟我想請各位先進提點小弟我，在畫Layout的時候有什麼是該好好注意的呢？
$ G! ~3 p0 ?$ F* n% K" s
' |5 {3 h0 m7 }
希望各位先進可以分享自己以前Layout失敗(或者成功)的原因，也許我接觸的還不夠多，能理解的也有限，但總希望自己能越謹慎越好！
4 l1 w) m, F4 V' l7 `
: o& @; X- G( e+ j( u
謝謝各位！
作者:
weidianwj
時間:
2013-3-26 07:51 AM
学习了学习了学习了学习了学习了学习了
作者:
motofatfat
時間:
2013-3-27 01:03 PM
在畫Layout的時候有什麼是該好好注意的呢？
. k( v# W% i2 O( P G+ M
8 ]+ t0 P, w6 b- }
要注意的事情 太多了
作者:
mrj0702
時間:
2013-4-1 06:42 PM
回復
3#
motofatfat
& m/ r6 t: ~1 @- E3 G) k, B
& f0 u0 q7 v* e. ^; j# H
6 Q4 v9 k4 c7 {& K
誠如您所說，我也相信真的有很多。
j5 A# y W) L5 V6 G
但不知道能不能明舉或是列點出來，這樣也比較言有所物。
/ | E+ e9 ]4 l+ f
; ~/ W% R/ R& A* X7 g
方便的話，我們用類比最基礎的原件 - 運算放大器OPA來討論。
$ p5 Y. w! O' k! f( d8 @
如果有列舉出來的細項我看到不懂，我也能自己去找相關資料。
/ J6 D- O& Q7 j% V; r6 N+ N8 g
% w3 k6 F0 v3 {2 Y0 h$ x1 k
就我知道而言，一個OPA的Layout對稱性相當重要。
$ X* k. n6 b& p' S! q* K/ i& o
而在一個OPA電路中，電容電阻佔了面積相當大的部份，而且也不易做到對偁。
/ ^/ x8 g: j) d% A' y
/ q/ R! ^- b- e/ z9 {
如果可以的話，也許您可以建議我怎樣的擺設可以達到較好的對偁性？
- g, s5 q! A6 I0 g: {( a; S. m
而電流鏡偏壓給一級放大時，我可以考慮在差動放大的地方加上Guard ring來降低雜訊。
. v# r: B; o& b+ t( V' `3 M6 O$ v' W
, s4 j+ ?5 ~' \5 Z: ^
諸如此類的，對於我這個初學者來說，都是相當重要且值得參考注意的。
; }7 h2 t4 b) N* x) o
& q0 Q; i( w8 c( y) r+ e
小弟不才，不知道可否請您講的詳細一些。受教了，謝謝！
作者:
chang707070
時間:
2013-10-6 12:20 AM
對 Layout 來說 OPA 是要對稱性
3 R; x; w t! [* y o5 F# }9 v8 r
但是有一次我聽到了...............
; l$ w) j j, j
我的主管與RD主管的對話,讓我笑了
/ B0 a3 f A/ S# Y
我的 layout 只有 MOS 對稱,走線大部份對稱
0 M' l7 `0 D3 o; j8 n- b
我的主管認為不好,後來我們去找RD討論
* L7 ^+ x0 C! t2 S/ C+ t
一句話精典名言 " OPA內部對稱, 那外部的與 OPA 相接的走線有對稱嗎? "
作者:
phylis
時間:
2015-6-25 12:32 AM
opa確實是內部對稱比較重要，主要是因為他的輸入差動訊號對是否matching會直接影output，而且萬一這個opa的gain很大，mis-match還會被放大好幾倍。而這個是否matching主要是由opa本身layout方式決定。雖然有些rd會覺得說，訊號走線沒有對稱也沒有用，其實這是要看你這顆opa的操作頻率來決定。若是input高頻的訊號，確實連走線位置、長短、用哪層metal、一點點couple c 都非常care，若是一般幾MHz的話……還好啦，走線基本上沒有影響。但是若mos不對稱，lay不好，不管是高低頻都很傷。給你參考。
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2