Chip123 科技應用創新平台

標題: T18 DRC LUP3.1g_1.8V [打印本頁]
作者: aj002547    時間: 2013-10-7 11:48 PM
標題: T18 DRC LUP3.1g_1.8V
本帖最後由 aj002547 於 2013-10-7 11:51 PM 編輯 % v7 d* x$ E& ^( Q- D+ A  Y, L0 o

2 \. m+ z) `2 G6 M" U+ W3 ]) |各位先進好, 小弟有遇到一DRC錯誤不只如何解, 想請教各位
8 j' J! q# p) A8 P" e
7 b" r! C9 b; _- m$ U& Y圖片的反向器輸出有接至PAD, 但cell都是畫好的,
. ?9 u% X1 T4 m& ?
! ^7 j& L; r$ {# f: a( y1 m難不成真的要把這塊拆開然後拉開到他所指的3um這麼長距離嗎?
0 h% |: [9 q  o
* C7 `. F! n3 v$ I. |還請各位先進有處理過的幫忙, 謝謝' @6 {$ k9 f6 R, B! i  W
' u2 a: U# j7 N' |$ s4 N
[attach]18910[/attach]
3 S6 b$ g# W! \3 ?$ N, B& a0 N4 d. ~) t
6 s+ ^- F7 o) J, q+ J: Y- Q
highline處為紅色框起部分
8 E* R/ N0 R9 u- c, S; j. l7 _[attach]18912[/attach]
作者: crystal_blue    時間: 2013-11-8 07:39 AM
您好:  F2 B. |$ p/ v
3 `2 n7 G" \7 s6 P4 _& J
       我簡單的按照DRC RULE上的字義跟分享一下我的看法，應該是說如果你的N/PMOS有直接接到PAD的話，你的NMOS就必須要圍上DNW，而且DNW跟你的PMOS的NW必須距離3um以上。9 \* O* Y) S/ L0 Z1 t4 A
! U7 t8 P$ U4 U& C# Q
        我猜這應該是為了ESD所設的RULE，因為在PAD附近較易有大電流，故拉開N/PMOS以防止LATCH UP產生。. u9 S9 X. I6 f0 x7 C7 A. y

1 |' i7 _# y) T' x/ y0 k7 D以上希望對你有幫助。
作者: l690527    時間: 2014-5-21 06:14 PM
LUP  廠 rule
4 |* R3 w: s% o$ E) \# |7 M$ s0 A+ }5 Y2 T+ C: e" D/ X  |' N, k& N
space  between the NMOS and the PMOS
作者: chengchishun    時間: 2014-5-21 07:14 PM
請把PNMOS 拉開 並為一個完整的ring



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2