Chip123 科技應用創新平台

標題: IC Layout外包需求 [打印本頁]
作者: frankie0315    時間: 2013-11-5 10:51 AM
標題: IC Layout外包需求
[好康相報] IC Layout外包* V5 W8 }: `) W7 t8 G) Z, f, p
4 M' u7 J3 o$ V* B; r
dear all ,
' D# K5 C' s3 ^( Z3 l2 G) _; Q, t/ Q) j4 I3 e1 T" W; U
請問有誰有接ic layout外包案件 ,% h5 J! S1 T; |( j* B  d

# ~& Z. c% c5 ^4 q/ d目前需求 2位駐場人員, 時間為 11月中至明年一月底.$ i+ I% `, S4 i# }) m

! W: ?" n+ `/ H1 B2 h6 P需要進廠支援, 若是有相關的訊息煩請提供.4 a. `) l9 z' [7 s" [
; o6 i: z( h& e; y" B
請各位幫幫忙* _+ h6 v9 r) l+ l4 ]) V; \

: u; A, v) D3 ^( t5 L+ zthanks
: x- W  s) D" R% L9 X( N2 s5 l2 E% q" Y8 d, Q2 }8 {  z
Frank
作者: ranica    時間: 2014-3-6 02:40 PM
模拟版图工程师4 T2 I% Y- M3 y0 }  D
公      司：A famous IC company9 R9 w, o( X2 I0 i1 A
工作地点：苏州4 }1 T* o) ^) d- m% l

, B$ F# h4 B: p5 n职位描述6 s' ^" a( r$ J  O9 C% K) j
工作岗位: 模块级模拟电路版图设计,包括物理验证. 2 i) D4 z5 C$ a9 V9 ?7 P4 v

% P% Z4 I, N- ^' u1 x4 L0 V职位要求: ! @4 @9 g7 k% f" g/ H
1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
$ {' V3 S# q6 P! v! C% M2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程. $ [5 X4 i) H% Z9 F" ^
3. 能读懂和编写物理验证规则和检查教本
" Z! Q+ S- `2 v% R- b4. 有实际设计若干模拟IP和流片验证经验,
/ p7 X9 {7 g" O; o& g5. 学历本科或以上 : r0 |& x$ z. L) N4 O/ \# G
6. 一年以上模拟版图设计经验
作者: ranica    時間: 2014-3-7 01:17 PM
数字版图工程师
. H8 o# L2 `7 G, u, _2 k# Q" b' N公      司：A famous IC company
) Z( S7 ]: [. U# h工作地点：苏州
6 N. o) _& `# X+ f$ K' g. d8 t
* M" z- W" |! Z职位描述
$ q4 u2 ], F5 K' z( K( B% c工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
* o, |/ Q3 e* K' o9 z$ P6 d3 L% q( I' [& Y' ]
职位要求: * W$ l; d6 S, g* Q1 W! p% F+ r
1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程. 2 Z1 U7 b: c  S
2. 有数模混合芯片物理集成经验.
0 `9 c: {, V0 B1 g7 C3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
- z" G! O. J+ K* T& n2 M4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
( g* d8 q9 |! L7 c, r4 w- S2 v5. 积极主动,团结合作, 有独立解决问题的能力,
/ l) J" y$ G/ o) i6. 学历本科或以上 & A& _; ~$ n$ D3 O" A
7. 两年后端工作经验
作者: ranica    時間: 2014-3-28 01:03 PM
Senior Layout Engineer
& d8 }6 C1 V$ i+ Y( [" F  w2 B公      司：A famous European IC company
, Z' i4 @2 W0 L$ g5 |工作地点：上海
8 u  }0 B" y9 {" ?" a2 H9 U; K8 p, R3 f( L
Job description  
/ B9 U# [6 K$ A: K( V0 V9 n- layout of analog building blocks  : Y" `9 ^4 N6 r4 L9 R
- place & route of digital circuits  
5 t7 d1 c+ m  f* ~; `9 N4 K- floorplan and toplevel layout  3 c: o. v3 ?# P8 }4 v" Y- a& x
- bond sheet assembly  % o# \, f4 B# M7 d
- layout verification and finishing  
/ r: i7 u7 ^; a- I- coach junior engineers  
; E) t5 |. R/ i8 i# O$ L1 @9 e! D( v( Q$ }- U
Required knowledge competencies and attributes  3 q! c5 k) I# D6 O; X; r6 W
- master or bachelor degree in microelectronics  6 o: a, _, O4 f- \
- > 5ys experience in IC layout  
6 ]$ Q0 H; O; K  W- good understanding of semiconductor physics  ; j# p( P) X5 O% ]! J
- experience in full layout flow  
8 |6 k6 E  W$ t4 T- experience with Cadence/Mentor based tool chain  
! h0 p0 G* W9 l) r) \- very good communication skills    v, c9 K/ V/ S+ J
- flexibility and good capacity for team work  6 X  h2 k. Y5 B2 C
- foreign languages: English, German (not a must)
作者: ranica    時間: 2014-3-28 01:05 PM
FAE
4 O9 Y4 i- c6 B0 W公      司：NO.321-A Semiconductor Company
/ {7 k5 L/ \" f; H! L- i! L& }- t工作地点：厦门
+ M! n9 k# J4 b% A3 ^# v( ^
+ `& U: R4 T% }8 K7 M" H' I岗位职责： ! w& H' G: N* A4 ~  s9 z: b1 V5 M
1、协助市场部参与芯片的定义、评估和市场推广
! }. o9 v  L* o/ ^: g2、负责客户方案的设计、demo 板的设计及生产
8 _& _% y, g" e4 x* u) S. `3、解决客户反馈的各种技术问题 1 O9 h. p7 j# V  U9 A- A
4、重要客户的项目设计及协助电源产品的生产 ; P/ p2 f5 i- B. T7 ]' j9 q
5、代理商的 FAE 培训及管理
& Y7 a' C, f. s! T4 G+ Z8 q6、完成销售部申请的 Demo 板& s2 f5 C- L" t$ E& X" p5 {

; U+ S8 l9 o# `- O* @3 E( A& q任职要求：
. _; j* Z* x' U$ \5 \! D0 k1、大专及以上学历，计算机及电子、通讯等相关专业毕业 9 A- ^% V5 i! N
2、在开关电源领域2年以上工作经验 % y$ T; c3 u4 c9 ]
3、扎实的电路理论基础，能熟练应用电路知识设计各种电源方案 ! [' S; o1 i; m
4、能熟练应用Layout、电路仿真等相关的计算机软件
) n6 R3 p  Y8 q* V! j; m" `5、较强的电路调测经验和动手能力，能熟练使用各种常用的电子仪器 ! q8 y6 e! M9 k7 S+ K
6、具有良好的沟通能力和团队合作精神
作者: sophiew    時間: 2014-4-9 02:27 PM
模拟版图工程师
/ X% A4 C5 u$ s公      司：A famous IC company
, w9 n4 t+ F4 I/ i" y" Z) M工作地点：苏州
2 E4 {' C! c+ U/ }" H
( V. A, l. |) s  A职位描述. u1 p8 ?9 F) L( k" A, R8 [0 y
工作岗位: 模块级模拟电路版图设计,包括物理验证. 7 b# q* w: u$ L7 I. k1 `" [

; J4 f( h2 K$ z5 O1 h5 z职位要求: " l4 g) W. @6 [+ U: x
1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
0 u. U) S: \3 V- B1 J8 P% F2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程. : V" |! l4 z+ {
3. 能读懂和编写物理验证规则和检查教本 6 g& n  O4 U9 X$ G3 J
4. 有实际设计若干模拟IP和流片验证经验, 6 K7 n7 v6 O4 F9 t: g- U4 b; g
5. 学历本科或以上 " V! w0 ]; H& [* f. @2 ]2 L2 s
6. 一年以上模拟版图设计经验
作者: sophiew    時間: 2014-4-9 02:27 PM
数字版图工程师4 S, B% r4 t6 w: L5 E* o9 x
公      司：A famous IC company4 ~) a& U5 K  J( f  B9 e; y
工作地点：苏州
- d; ]. ~6 a7 b1 `5 ]9 @3 W
& _2 ]5 n- I6 R. ?职位描述
. S/ ~3 D$ i( v. C工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
6 J5 y& o  U  K* o; I4 w4 G3 W" ?' o
0 V. A$ [1 x" r9 U7 f2 @& t: H7 e. J职位要求:
2 ]9 n; O5 s. @6 ~: i0 L1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
! Q2 A- i; z1 b' h: p6 ^9 u0 H2. 有数模混合芯片物理集成经验. " [0 d4 J& g$ t
3. 有低功耗设计经验,使用过UPF和MMMC流程设计. 0 y6 S* i9 B& t
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历. 1 C3 m) w8 @" L  d8 b' o
5. 积极主动,团结合作, 有独立解决问题的能力, 3 z$ e. `8 x4 e+ `3 Y
6. 学历本科或以上
- |; I1 C6 X+ \7. 两年后端工作经验
作者: jcase    時間: 2014-5-13 02:10 PM
標題: 電熱片溫度感測電路
【專案詳細】        5 V3 q! P. l$ m
; M! t2 S) F4 v' M4 g& M
讓接案方清楚了解專案內容可篩選出更合適的人才、大幅提升成交率；建議您依照下列格式詳細填寫！4 F, e: M4 s: k% T/ x
- b( Y5 v, V* r  F$ B
1.工作內容：發包電熱片溫度感測電路，需含電路設計，電路圖繪製，零件選購與Sample PCB製作
5 m/ a; ]. \' d- ~2.配合時間：2014/5/1 ~2014/5/30$ s! q) F5 x  P. y# K3 [0 I
3.配合地點：以台北縣市為主，因方便討論5 T5 ^. v' O# s1 s
4.專案預算：依接案方報價# q' s" f. A' x. i
5.注意事項：        ; V2 y: j/ u, Q, B% z8 E' k

8 _3 K1 x- G7 m% }* A2 @【所需專長】        熟悉繪製電路板，並需洗板子與將Sample PCB製作
作者: l690527    時間: 2014-5-21 05:40 PM
去過的+ G3 t" Q9 S' F' M
( d' j/ `# D2 S8 N& B, }: n
詰鎧科技) o  N4 _' T9 W- F; b- A. r6 {
細拓科技  A( g- B6 }7 S/ E3 A/ @( u
摩爾科技
: _' s* |( F' v9 c0 ^* u雷X......
作者: ranica    時間: 2014-6-19 09:40 AM
Sr. Layout Engineer /Staff Layout Engineer( N/ C( t8 h% W1 l* |/ ~
9 ?8 T/ b3 a0 d' g- q
公      司：one famous IC company
- D9 ^" @  B0 t2 f: E1 w4 V( h% r工作地点：上海
) O2 h7 b( ]8 {; O! n8 x. W& }2 u# R
Job Requirements:  * R6 I; h6 B+ a) _0 H
-Work with circuit designers to build physical design floor-plan;  
! |7 j: z/ A) N4 _6 y-Complete the physical layout design with the constraints of circuit design requirements;  
( T. M8 ]& _  y3 A-Verify the physical layout design to meet both circuit design requirements and process requirements;  
, y  P' K2 u. z8 y' h  |-Use the advanced technologies to improve layout design quality and efficiency.  6 m9 Q4 M3 _( E  Q2 O% \+ Y

3 h" [" E. I) K9 LQualifications:  8 N/ }, w! G; L* v% _+ h
-College degree (or above) in Electrical Engineering or other related engineering field;  4 P1 \/ a9 F  ]6 Q9 j! O
-At least 4 years experience in layout design field with rich tapeout experience;  
! F8 h2 p) R6 [& m0 ^-Good understanding of basic electronic principles dealing with circuit and layout design;  ' J0 {0 d4 b9 {8 H" o1 V! v+ y
-Familiar with IC layout methodologies, flows and CAD tools such as Cadence virtuoso layout, Caliber physical verification;
6 s. Z1 z) R6 K6 h3 B-Prefer experienced in PLL and IO design  
0 g. W) i8 f% N' w-Patient, A good team player, Good communication skills;  
6 M5 q$ [% g; ~5 f! T" T-Can communicate with both written and spoken English.
作者: jcase    時間: 2014-7-22 03:21 PM
標題: 500萬元RMB尋求電子電路虛擬模擬
1.根據數位電路結構和所用基本邏輯單元的特性，類比分析電路的邏輯功能、延遲特性以及電路中是否存在冒險競爭情況等。& _9 }' a% F" R; p
2.根據電路拓撲結構和電路中所用的元器件參數，類比分析該電路的直流、交流和瞬態等各種特性，並進行靈敏度分析、成品率類比和最壞情況分析等特殊類型的分析。; Q4 M! A$ A' W# ]
3.設計某些特定類型的電路. r6 C- u( T' ]$ D4 m4 [8 r
4.自動佈局佈線功能
/ F3 g& q  h5 S4 U6 u- J( |5.對繪出的電路圖進行電連接規則核對總和各種統計報表生成等, u  i- w- f) X8 g8 p% R1 s* Z+ |) _
6.將多種型號的器件符號及特性參數值存放在資料庫中，並可擴展資料庫內容，添加新的器件符號
  T$ q: \+ `/ e+ {' K# A8 ]
9 M! T1 N4 x, _4 N4 |4 R; @
6 ]# `/ @! F5 G8 Z4 J- Y( b) d合作面議。能者與意者請email研發簡歷與chip123聯絡。



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2