Chip123 科技應用創新平台

標題: 有關ERC的錯誤問題 [打印本頁]
作者: dan_chung_89    時間: 2014-1-15 03:56 PM
標題: 有關ERC的錯誤問題
請問一下當ERC 出現"Gate with no path to labeled net." 錯誤訊息，是哪一方面的錯誤。
作者: bowbow99    時間: 2014-1-16 03:25 PM
代表poly 沒接到東西!
1 m5 g- C( V. U& [& f9 t' `0 a如果是這樣!LVS應該不會過才對！
# {0 J: g! D! [4 C+ W3 H
' O1 u* s% h5 x' f: T1 ~9 z* w( ^如果RD說要放poly當成Dummy來使用！
  S$ @. L( G* w. j" q$ I( a就請RD來決定要忽略錯誤還是不要放poly當Dummy！
作者: dan_chung_89    時間: 2014-1-16 05:15 PM
HIGHLIGHT出現的地方是在IO上的MOS電容
7 n; A7 ]8 I! t" F; I% aPMOS的Gate接到VSS* y! @% p! n6 A! [6 n! Y! ~
NMOS的Gate接到VDD
! Z% M3 J1 t, a) y# D4 u& t. s" I但在MACRO電路上所使用的MOS電容卻不在這ERROR裡
2 B: Z# k. g7 G8 w不明白差異點為何，謝謝。
作者: l690527    時間: 2014-5-21 05:56 PM
都有接上
+ R! X! O% K/ ]$ c那看看 是不是  command  file
, c: w" o4 v+ I# {) _- tERC  check  的 power ground  沒給
( h0 U" J% `3 V/ D5 Q* S還是定義上的問題
3 F) n, G* n) n+ l5 W沒碰過  等高手~
作者: bbok7979    時間: 2014-10-5 12:09 AM
M1         2         VINP         1         1         1& R+ y' \% k; [/ }
M2          3         VINN         1         1         + }7 \- n% P# P% z5 l9 b3 g
M11         1        VBIAS1        AVDD        AVDD          d2 u0 ~1 b8 b3 `* N# I3 E
                   .
/ `5 K8 g) m; [; n6 M0 f. q                   .( J$ B& O* X* z; w
                   .
5 w" a" S2 K# L                   .
- @- X9 Y" S1 ~  n$ }: i                   .
: L" \9 G2 g# f& F# \M7        VOUTN        VBIAS2        4        4       
; v& x2 T& d3 H1 MM8        VOUTP        VBIAS2        5        5        3 m' @% y' U3 u
M9        4        VBIAS1        AVDD        AVDD       
) C; i4 G6 c1 t0 s2 C6 k. ]M10        5        VBIAS1        AVDD        AVDD        ! R1 y! P7 [7 F/ J

* d9 q2 d) b3 C0 Y  Z5 z電位始終都錯在 M1 M2 M7 M8 這些cell = =?3 t4 L. {& Z* ?! q8 b
麻煩大大指點迷津
作者: GGUANG    時間: 2014-10-9 03:57 PM
ERC  check  定義上的問題
作者: blackcorrupt    時間: 2014-10-20 10:00 AM
給五樓 LVS command file 搜尋 VARIABLE POWERVAR 在後面宣告你有錯誤的電位即可



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2