Chip123 科技應用創新平台
標題:
brief for Cortex-M0/M3 Logical Validation Implementation
[打印本頁]
作者:
sinoicboy
時間:
2014-3-7 09:46 AM
標題:
brief for Cortex-M0/M3 Logical Validation Implementation
├─doc
$ T' w. r% q! J+ m9 k
│ ├─Cortex-M0_TechnicalReferenceManual_Frame
0 [1 N/ W) c* J" f( i3 F( ]
│ │ └─graphics
$ M6 N" k8 |, J2 c& n
│ ├─Cortex-M0_UserGuideReferenceMaterial_Frame
% Z K+ i# M- w
│ │ └─graphics
6 v; l+ Y$ F8 l) c
│ └─Cortex-M0_UserGuideReferenceMaterial_XML
2 f5 p& T! e# o
│ └─graphics
4 X2 q- \5 ]# M9 y4 \7 c
├─implementation
: Z1 D3 Q, h0 R3 A5 X- x6 \( I3 p
│ └─vectors
$ O- h% \, X% _7 g
│ ├─CORTEXM0IMP
( o0 `7 l0 G# |$ m5 L5 a
│ │ ├─crf
9 g" j/ O5 o4 s. G% R- m$ q" H
│ │ ├─srpg
: d) S# x4 J, p9 R( @' s+ E; n6 ?
│ │ └─tbench
3 {. q: e$ n/ V8 l4 P6 }2 d
│ │ └─logs
* l9 _+ u8 a! e, k
│ ├─CORTEXM0INTEGRATIONIMP
9 i" E8 d! @; i w
│ │ ├─crf
4 i( B9 k- v ^) i0 p
│ │ ├─srpg
, I2 @" B5 v. N! K6 ^! U; ^
│ │ └─tbench
9 i6 q d- {! y# I7 Q3 o
│ │ └─logs
: D) X) o6 H; E) c3 n
│ └─tools
. l* z2 V4 s7 X+ k* T9 z) k
│ └─VerilogCrf
# ^9 W' L- d' Q$ j
├─integration_kit
- \3 Y3 i* f" j
│ ├─logical
B! X" `6 e* _/ ?
│ │ ├─cm0ikmcu
% w# k" D6 J/ I9 W8 z# J& W
│ │ │ └─verilog
+ ^3 S% U; p' g6 l$ f, ]' U! z
│ │ └─tbench
5 q/ d9 \$ {, ~' Q1 P, \
│ │ └─verilog
Y4 o$ E$ K$ D) @0 z3 ^1 p
│ └─validation
* z+ v2 x" K+ G9 p' l
│ ├─glogs
8 W8 P6 O9 G5 d+ l
│ ├─logs
9 f8 Z0 C" p) S: p2 K
│ ├─mdk
# T% W* H' R! G! @# b# m4 i( u, k
│ ├─srpg
L- u* N- j' _: A+ b
│ ├─tests
) G3 [5 B( B# K8 q
│ │ └─CMSIS
, ^, G9 _) ] |
│ │ └─Core
8 N+ Y4 T* r! \/ v+ c
│ │ ├─CM0
* w4 U3 C/ D [4 J$ @$ x
│ │ └─Documentation
+ J) x* y& _/ d" \, J/ M9 t$ `
│ └─vectors
2 l5 _2 w# k9 j$ i: q9 ^
├─ipxact
# X5 n0 ]) [6 u) J7 z' @" X
│ ├─busdefs
. D( U: Z) _$ |- B& s/ y/ y
│ │ ├─amba.com
$ M# x% q! r! `4 j9 f7 J9 J& {0 C( w
│ │ │ └─AMBA3
! J" y2 r$ d3 E' \/ v$ B; _! v
│ │ └─arm.com
. z* F, i/ n( q5 u* s
│ │ ├─CoreSight
2 O& {2 k6 L( C: \
│ │ ├─Cortex-M0
: Z2 e# Q! U# Z+ M; S5 H( n: Q
│ │ └─CortexMCores
+ p$ y$ L' t- h
│ ├─channels
# b2 n) e o/ j+ g
│ │ └─arm.com
3 z7 L8 V0 i# A/ G3 L; r( h. y
│ │ └─Cortex-M0
1 W* G* z" S6 @/ L
│ │ └─rtl
& ~% y& m9 w% j% H$ d5 c/ f B
│ └─components
$ b7 b; g: A3 h. _4 A" w
│ └─arm.com
2 A9 C: S$ Q8 p+ D+ o
│ └─Cortex-M0
5 L2 C# {6 l6 S/ j
└─logical
; ^( M h6 E5 g z& `
├─cortexm0
) D$ D0 |+ B- c* R# o$ D
│ └─verilog
% Z$ c6 P' J" V# o; }! M
├─cortexm0_dap
' W# u8 U: m" c; }3 L8 K. A
│ └─verilog
! B0 D7 v0 ~7 j5 k& x4 Q% `
├─cortexm0_integration
3 a0 O+ z& {, \+ N8 G
│ └─verilog
3 p0 h% a# ~3 ? b8 |/ ]; t ]
├─models
/ f7 U/ Z" G, [, O7 R( O
│ ├─cells
' I) u: {) t* a+ \# n. {2 L3 [2 `
│ ├─cpf
, Q+ k% N+ q7 L
│ ├─upf
* M$ ?0 n; `5 Z l& T" `
│ └─wrappers
" x% [+ Z$ ?# `2 z; [+ T
└─ualdis
: d6 h3 V1 R* u0 b: D
└─verilog
; U7 F! I2 w6 W8 t. m' E
作者:
sinoicboy
時間:
2014-3-7 09:47 AM
├─AT420-DA-03001-r2p0-00rel0
7 s, a: H' w+ c( G5 h2 e5 ^
│ └─docs
/ F6 F' r4 W2 W$ R
│ DDI0337G_cortex_m3_r2p0_trm.pdf
+ \" i5 f$ N" j* _6 g. y1 P5 V! {
│
; J9 j4 P2 Y* V
├─AT420-DC-02008-r2p0-00rel0
% O8 q8 l8 V/ u
│ └─docs
7 b9 n% D+ u' t. h- h
│ DII0194A_cortex_m3_r2p0_csg.pdf
2 M2 T/ x0 K+ M6 O2 @* R8 J/ Y
│
, [: {) N5 z# v% h& y* p- x/ z! q
├─AT420-DC-13001-r2p0-00rel0
3 [ Y. e, C6 U( B; d
│ └─docs
( \) v$ p' }* _/ J
8 o$ C+ [! y7 U E
│ │ │ CM3CodeMux.v
% K0 U* R0 h" |6 l5 n& A0 w
│ │ │ CM3flashmux.v
1 w1 k- W! @8 L% k' _3 K3 U
│ │ │ CM3ROMTable.v
' {" n( Q' p+ G& b
│ │ │ CortexM3Integration.v
4 _1 Z1 C7 k! z6 q8 A& X! @0 a! v
│ │ │
, ]: Y+ B3 E6 P& F1 ]8 p
│ │ ├─dapswjdp
9 h4 p0 B4 h3 L$ ]0 b. X1 x
│ │ │ │ README_DAPSWJDP
, Y1 e* U+ q5 g# f' Q- X& z7 N
│ │ │ │
8 s; j" |- E' S A5 _
│ │ │ └─verilog
( g& D8 x/ w' @& Z
│ │ │ DAPDpApbDefs.v
: ~5 s9 \3 E, a' J
│ │ │ DAPDpApbIfClamp.v
6 X- j" h0 k) x$ o0 j4 s
│ │ │ DAPDpApbSync.v
% r+ f/ j- D& Q( d4 r
│ │ │ DAPDpClamp0.v
% r: c3 J/ ~$ M/ m3 a u
│ │ │ DAPDpEnSync.v
; C) c* O0 f& z8 d8 x8 A
│ │ │ DAPDpIMux.v
; Q) ^) b0 R- W+ p& C% o
│ │ │ DAPDpSync.v
s3 K0 V7 L3 M8 V! b4 m2 U
│ │ │ DAPJtagDpDefs.v
( ~* R) k* a: |0 _; k6 m
│ │ │ DAPJtagDpProtocol.v
* o( R8 d3 o* U( G/ [
│ │ │ DAPSwDpApbIf.v
$ k. v' f+ S; f- b% Q
│ │ │ DAPSwDpDefs.v
7 @" L' h: g& F3 `
│ │ │ DAPSwDpProtocol.v
: s. u+ |6 v4 R5 @# t; v6 x) U1 l- E
│ │ │ DAPSwDpSync.v
. I$ w# X( _) t
│ │ │ DAPSWJDP.v
' C. e H% J1 ^, _; v
│ │ │ DAPSwjDpDefs.v
+ R" \6 C& H1 a
│ │ │ DAPSwjWatcher.v
]! K! r3 f9 x4 {& n# ^
│ │ │
; ~, k. U( N; E1 ?/ h( H3 w; @
│ │ ├─models
( t3 u2 _9 T2 R, {3 k* r j
│ │ │ └─cells
- t& U7 }+ _( e. w' a& ~
│ │ │ CM3ClkGate.v
! ~- M% L1 J# n
│ │ │ CM3EtmClkGate.v
: v0 N% U: {" E6 f1 P( D+ S& h9 o8 D
│ │ │ CM3Sync.v
- u& s, v6 R' Q1 X0 T
│ │ │
8 ]! A% p, O4 C
│ │ └─tbench
/ Q( U+ i6 _! |) z \) ^
│ │ └─verilog
4 H( A: M( S! ]: ~, j ]
│ │ AhbToApb.v
- l- f* e/ E# Z0 v4 i* w
│ │ AtbLogger.v
; o& H& b- D4 Y' W
│ │ BusMatrix.v
2 \5 H- F9 e0 Q
│ │ ClkReset.v
D F3 y# t3 e& `4 X) O8 }
│ │ CM3BusComparator.v
; T0 w+ p. F" F8 _
│ │ CM3BusGasket.v
9 h9 S1 W; T" s4 P" G0 e
│ │ CM3TestExAcMnAhb.v
7 ]5 e3 F P% z
│ │ CM3ValAHBSplit.v
4 q& E& j/ \; c* {6 x0 j2 B8 t
│ │ CM3ValApbTrickBox.v
) a8 d6 _2 P* F* O( Y
│ │ CM3ValBusCompareCtrlReg.v
5 f5 G1 @/ h' x# [% N
│ │ CM3ValControl.v
8 H o. e% D8 d& Q
│ │ CM3ValDebugCore.v
# f ]5 ~# ]! N* P
│ │ CM3ValDualPortRAM.v
" O0 H: t( u6 w! Y
│ │ CM3ValDualPortWrapper.v
, q* `& K8 a- Z" T
│ │ CM3ValETMTrickBox.v
; H$ k; Y& X) E/ H% T0 L
│ │ CM3ValHTMTrickBox.v
' Y* l1 L: Z1 l8 u K
│ │ CM3ValIRQGenerator1.v
7 Q% F/ A: C4 \# O: A! @: K6 I
│ │ CM3ValIRQGenerator2.v
" ~5 [# N$ ~) ?4 I- ~ o
│ │ CM3ValJtagTrickBox.v
& J' J: p! k$ @1 g: s1 G" n+ ^
│ │ CM3ValMemory.v
. }4 K; I* w8 _: o) [( I. @
│ │ CM3ValPMU.v
1 D4 L: ~. A! Q# }. ~
│ │ CM3ValRAM.v
7 [5 x' N$ O4 J6 U1 |! g- L
│ │ CM3ValRAMWrapper.v
9 y9 l; O+ j( i5 I4 w: n9 _+ W
│ │ CM3ValScratchPad.v
# l& v5 D( Z( y: h( w
│ │ CM3ValSWCapture.v
/ g& s1 E* l6 D
│ │ CM3ValTBDefs.v
: } j% c* j" `: w4 T
│ │ CM3ValTraceOutput.v
3 ~+ }- o) A$ m* \% G
│ │ CM3ValTraceSync.v
* h8 @: Y- j Y. p, u
& s& c( ~" k" q( i {5 L
│ │ │ exclude_list.sc_waitstate
& M% x' b5 Y; c- J
' |9 y' t% U. O) |
│ └─fe_tsmc090g_sc-adv_v10_2007q4v2
" k/ }9 d( A+ ~3 K
│ │ scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
" L) j5 Z9 r8 R3 B
│ │ scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
: ^7 O3 s; Z$ |# c
│ │ scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
" j0 D8 k" A' O1 ]
│ │
% D- w9 |9 T( `5 k* c
│ └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
2 r+ B( S5 S* v- L9 Q
│ cells_1.geo
B! l# a/ M- F
│ cells_1.pwr
5 |( Y, q: [) B& U: F/ Q
│ index.cli
" P# R+ o% N% U$ v! |0 J1 H* e
│ README.TXT
; b, m1 j* ~( T
│ rulesets
0 d/ M! ~* W: q3 x
│ VERSION.TXT
' J E2 M0 P; H. |9 o9 t$ |
│ vias_1.geo
- \; F+ G- N! J8 \5 J
│
) o- B9 a0 W# M! q+ V5 G- K, i
└─tsmc
8 p, B" `) y- f! C+ h, F
└─t-n90-lo-sp-002-f1_1_6a_20060914
# a3 O6 ]) Z I$ G% z" t# }
└─6X2Z
) v; Q/ e) ~; s! L
corner.defs
作者:
mdtjason
時間:
2014-11-11 02:41 PM
回復
2#
sinoicboy
. Q2 V; }- f- V# Z; O, O
/ {) L6 c, w. l N
& Z3 f( p4 R3 K; n& U9 Q
thanks~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~``````
作者:
talrasha
時間:
2015-2-2 03:41 PM
thanks~~~~~~~~~~~~~~~~~~~~~~~~~~~
. {$ ]& Q" R: i
作者:
jm2000
時間:
2015-8-3 11:25 PM
Chip123 科技應用創新平台
作者:
jm2000
時間:
2015-8-3 11:31 PM
thanks~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~``````
0 t1 E) A x W8 u
作者:
cjwei
時間:
2015-8-7 01:47 PM
The Future for the IOT, M0 and M3 will dominate the market.
$ M+ r) y5 \$ H; s, g) L9 v
作者:
yumumu1991
時間:
2018-10-22 05:23 PM
感谢分享!不知道是不是有用
% y# T; q, @0 k1 T" l1 j& \, b
作者:
msoc
時間:
2025-2-11 06:41 PM
Cortex-M0/M3 Logical Validation Implementation
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2