標題: cmos logic gate current density layout [打印本頁] 作者: r2583614 時間: 2014-9-13 04:14 AM 標題: cmos logic gate current density layout 本帖最後由 r2583614 於 2014-9-13 04:16 AM 編輯 8 @ B9 c% } U' z( A
8 \+ J9 O& P: e9 z
在進行類比電路的layout會去依照電流源大小流過metal進行 current density layout，那數位電路例如inverter需要 current density layout的考慮嗎??要怎樣考慮它的電流??它的電流不是都不固定(一開始電流最大直到輸出充到VDD或放到0)???